Stap-dikte ontwerp verbetert DG TFET-efficiëntie: Een simulatiestudie

Samenvatting

Dubbele-gate tunnel veld-effect transistor (DG TFET) wordt verwacht de beperkingen van lekkagestroom en subdrempelhelling te verbreden. Echter, het lijdt ook aan ambipolair gedrag door de symmetrische bron/drain-architectuur. Om de ambipolaire stroom te overwinnen, moet asymmetrie worden geïntroduceerd tussen bron en drain. In dit papier onderzoeken we de prestaties van DG TFET met stap-kanaaldikte (SC TFET) door gebruik te maken van 2D-simulatie. De asymmetrie tussen bron en drain wordt geïntroduceerd door de stap-kanaaldikte, waardoor het ambipolaire gedrag verwacht wordt te verlicht. De resultaten tonen aan dat SC TFET een significante reductie van ambipolaire stroom vertoont vergeleken met conventionele DG TFET. De mechanismen van SC TFET worden grondig besproken om de fysieke inzichten te verkennen. De impact van structuurparameters op onset-spanning, subdrempelhelling, drainstroom in aan- en ambipolaire toestand worden eveneens getoond bij het bepalen van de optimale structuur.

Achtergrond

Naarmate het extreme schaalproces voortduurt, ondervindt CMOS-technologie met conventionele MOSFET diverse uitdagingen zoals toenemende lekkagestroom en subdrempelhelling (SS). Tunnel veld-effect transistor (TFET), die gebruikmaakt van band-naar-band-tunneling (BTBT) mechanismen, wordt verwacht de beperkingen van lekkagestroom en SS te verbreden. Silicium-gebaseerde TFET toont voordelen zoals hoge betrouwbaarheid en lage kosten. Echter, conventionele silicium-gebaseerde TFET vertoont een relatief lage aan-stroom in vergelijking met MOSFET door de beperkte BTBT-snelheid. Om het potentieel van silicium-gebaseerde TFET te ontwikkelen, zijn recent diverse nieuwe TFET-structuren voorgesteld om de aan-stroom te verbeteren. De dubbele-gate TFET (DG TFET) toont een verbeterde BTBT-snelheid, wat leidt tot verbeterde aan-stroom. Echter, de ambipolaire stroom van DG TFET neemt ook toe aangezien de BTBT-snelheidsverbetering ook in de ambipolaire toestand geactiveerd wordt. Om de ambipolaire stroom verder te overwinnen, moet asymmetrie worden geïntroduceerd tussen bron en drain. DG TFETs met gate-drain underlap en lagere drain-dotering zijn gangbare methoden om het ambipolaire probleem te verlichten. Maar gate-drain underlap vereist grotere S/D-afstand en lagere drain-dotering verhoogt de series-weerstanden. Een eerdere werk heeft getoond dat de ambipolaire effecten in TFET met drain underlap verder verlicht kunnen worden door gebruik te maken van lage-k spacers en door contacten in boven-onder configuratie te plaatsen, wat suggereert dat gecombineerde asymmetrie-strategieën zinvol kunnen zijn bij het verbeteren van TFET-prestaties. In ons eerdere werk is aangetoond dat FinFET met asymmetrische vin-breedte de prestaties van FinFET verbetert. Het wordt ook gegloeid dat de kanaaldikte t_si een significante impact heeft op de BTBT-snelheid van DG TFET; dus de asymmetrie tussen bron-dikte en drain-dikte kan de ambipolaire stroom verder verlichten en moet grondig bestudeerd worden.

In dit papier onderzoeken we de diverse prestaties van DG TFET met stap-kanaaldikte (SC TFET), waarbij de asymmetrie tussen bron en drain geïntroduceerd wordt door de stap-kanaaldikte zodat de ambipolaire stroom verwacht wordt te verminderen. De rest van dit papier is als volgt gerangschikt: Sectie 2 presenteert de apparaatstructuur en simulatie-opzet. In Sectie 3 worden de mechanismen van SC TFET grondig besproken. De gedetailleerde discussie over de impact van structuurparameters op de overbrengingscurves, onset-spanning (V_onset), gemiddelde SS en drainstroom in aan-/ambipolaire toestand wordt eveneens gepresenteerd. Ten slotte worden de bevindingen van dit papier belicht in sectie IV.

Structuur en Simulatie

Het schematische diagram van de SC TFET overwogen in dit papier is getoond in Fig. 1a. De kanaaldikte nabij het brongebied is niet gelijk aan de kanaaldikte nabij het draingebied. De kanaaldikte verandert stapgewijs op een bepaald punt in het kanaalgebied. De staphoogte en stappositie worden aangeduid als H en L_s respectievelijk. t_si1 en t_si2 zijn de kanaaldikte nabij het bron- en draingebied. De effectieve oxidedikte (EOT) is 1 nm in onze simulatie. Het brongebied is hoog p-gedoteerd (10²⁰ atomen/cm³) en het draingebied is hoog n-gedoteerd (10²⁰ atomen/cm³) om de series-weerstand te vermindern, het kanaalgebied is licht n-gedoteerd (10¹⁷ atomen/cm³). Om de onset-spanning met diverse kanaaldikte-opstellingen te analyseren, is de werkfunctie van de metalen gate vastgezet op 4,5 eV, de gatengte is gelijk aan de kanaallengte L_ch en ingesteld op 50 nm. De simulaties worden uitgevoerd met Sentaurus TCAD release I-2013.12. Het dotering-afhankelijkheidsmodel en veld-afhankelijke mobiliteitsmodel zijn respectievelijk het Philips unified mobiliteitsmodel en Lombardi mobiliteitsmodel. De Fermi-Dirac statistiek, Shockley-Read-Hall en Auger-recombinatiemodellen worden eveneens gebruikt. Om rekening te houden met de hoog gedoteerde bron/drain-gebieden, wordt het bandgatvernauwingsmodel geactiveerd. Het non-lokale BTBT-model gebaseerd op Wentzel-Kramers-Brillouin (WKB) benadering, afgestemd met experimentele resultaten, en het dichtheidsgradiënt-kwantisatiemodel zijn ingeschakeld voor nauwkeurige simulatie. De onset-spanning wordt gedefinieerd als de gatenspanning waar de subdrempelhelling maximaal is. De gemiddelde SS wordt geëxtraheerd van de uit-toestand stroom tot I_d = 10⁻¹¹ A/μm.

Resultaten en Discussie

Overbrengingscurves en Mechanisme

Figuur 1b toont de overbrengingscurves van SC TFET en conventionele DG TFET in logaritmische en lineaire schaal, respectievelijk. We markeren de aan-toestand, uit-toestand en ambipolaire toestand in Fig. 1b. Voor TFETs zijn een hogere stroom in aan-toestand en een lagere stroom in ambipolaire toestand altijd gewenst, wat vereist dat V_onset en SS laag moeten zijn terwijl de uit-toestand een breed spanningsbereik moet hebben. Zoals getoond in Fig. 1b, is de V_onset van conventionele DG TFET met kanaaldikte van 10 nm lager dan die van DG TFET met kanaaldikte van 20 nm. De geëxtraheerde V_onset van DG TFET met t_si = 10 nm is 0,04 V en de geëxtraheerde gemiddelde SS is 44,8 mV/dec. De V_onset en gemiddelde SS van conventionele DG TFET met t_si = 20 nm is 0,1 V en 50,6 mV/dec, respectievelijk. De drainstroom van conventionele DG TFET met t_si = 10 nm is verbeterd met 94,7% vergeleken met conventionele DG TFET met t_si = 20 nm. De hoofredenen voor deze drainstroomverbetering zijn de verminderde SS en V_onset. Echter, het uit-toestand bereik van conventionele DG TFET met t_si = 10 nm is slechts 0,17 V. De conventionele DG TFET met t_si = 20 nm vertoont in vergelijking een uit-toestand bereik van 0,45 V. Als resultaat is de ambipolaire-toestand stroom van conventionele DG TFET met t_si = 20 nm met 3 orde van grootte verminderd vergeleken met conventionele DG TFET met t_si = 10 nm.

Voor een eerlijke vergelijking zijn t_si1 en t_si2 van SC TFETs gelijk aan de kanaaldiktes van bovenstaande conventionele DG TFETs, respectievelijk. De smalle kanaaldikte t_si1 van SC TFET is 10 nm en de brede kanaaldikte t_si2 van SC TFET is 20 nm. De stappositie wordt verondersteld in het midden van het kanaal en L_s is 25 nm. Men kan waarnemen dat SC TFET veelbelovende kenmerken vertoont inclusief hoge drainstroom in aan-toestand alsook breed bereik uit-toestand. De drainstroom van SC TFET in aan-toestand is vergelijkbaar met conventionele DG TFET met t_si = 10 nm, de gemiddelde SS is 45,8 mV/dec en V_onset is 0,03 V. Echter, het uit-toestand bereik van SC TFET is verbeterd tot 123,5% en de ambipolaire-toestand stroom is eveneens met 3 orde van grootte verminderd in vergelijking met conventionele DG TFET met t_si = 10 nm. Als resultaat zijn de aan-toestand kenmerken van SC TFET vergelijkbaar met conventionele DG TFET met smalle kanaaldikte, SC TFET toont ook near-parallelle uit-/ambipolaire curves als conventionele DG TFET met brede kanaaldikte. Daarom kan SC TFET lage SS, verminderde V_onset en breed uit-toestand bereik tegelijkertijd bereiken.

Om het fysieke mechanisme van SC TFET te verkennen, vergelijken we de BTBT-snelheden en energie-banddiagrammen in aan-toestand, nabij onset-punt en ambipolaire toestand, respectievelijk. Figuur 2a toont de BTBT-snelheden van SC TFET en conventionele DG TFETs. Men ziet dat de BTBT-snelheid sterk afhangt van de kanaaldikte. In feite kan de relatie tussen kanaaldikte en BTBT-stroom I_BTBT worden uitgedrukt als:

I_BTBT ∝ exp(−4λ√(2m*E_g^2/3) / 3ℏ(ΔΦ + E_g))

Waarbij λ = (ε_sit_sit_ox/2ε_ox)^1/2 de natuurlijke lengte is, ε_si en ε_ox de silicium- en oxide-permittiviteit respectievelijk en t_ox de oxidedikte. ΔΦ is het energiebereik waarover tunneling kan plaatsvinden, E_g het bandgat op de tunneljunctie, en m* de tunnelmassa. Vergelijking (1) geeft aan dat I_BTBT moet toenemen als t_si afneemt. Daarom moet de BTBT-snelheid van conventionele DG TFET met t_si = 10 nm groter zijn dan die van conventionele DG TFET met t_si = 20 nm. SC TFET toont een vergelijkbare verdeling van BTBT-snelheid als conventionele DG TFET met t_si = 10 nm. Dit komt doordat BTBT voornamelijk voorkomt nabij de bronjunctie in aan-toestand, dus de kanaaldikte nabij de bronjunctie zal de aan-toestand BTBT-snelheid bepalen. Figuur 2b toont het energie-banddiagram van SC TFET en conventionele DG TFETs. Aangezien de BTBT-snelheid fundamenteel gerelateerd is aan de tunnelafstand, zal het energie-banddiagram, dat de tunnelafstand duidelijk kan presenteren, de oorsprong van BTBT-snelheidsvariatie verklaren. In Fig. 2b is de minimale tunnelafstand van SC TFET gelokaliseerd nabij de bronjunctie en min of meer gelijk aan die van conventionele DG TFET met t_si = 10 nm. De minimale tunnelafstand van conventionele DG TFET met t_si = 20 nm is significant breder; daarom is de BTBT-snelheid verminderd vergeleken met SC TFET en conventionele DG TFET met dunne kanaaldikte.

Figuur 3a toont de BTBT-snelheden wanneer de gatenspanning nul is en dicht bij de onset-spanning. Men ziet dat SC TFET de hoogste BTBT-snelheid bezit, gevolgd door conventionele DG TFET met t_si = 10 nm. Conventionele DG TFET met t_si = 20 nm toont de laagste BTBT-snelheid. Figuur 3b toont het bijbehorende energie-banddiagram. Men kan waarnemen dat de locatie van minimale afstand van het valentieband naar het geleidingsband in het midden van het kanaalgebied ligt. Bovendien is de minimale afstand van conventionele DG TFET met bredere kanaaldikte langer dan die van SC TFET en conventionele DG TFET met dunne kanaaldikte. Dit geeft aan dat de kanaaldikte ook een significante impact heeft op de BTBT-snelheid bij het onset-punt. Daarom is V_onset eveneens afhankelijk van de kanaaldikte. Een ander feit is dat SC TFET grotere BTBT-snelheid vertoont dan conventionele DG TFET met t_si = 10 nm, zelfs als hun minimale kanaaldiktes gelijk zijn. Dit fenomeen wordt toegeschreven aan de variatie van potentiaalsverdeling geïntroduceerd door de hoek van de gate-elektrode, wat ook waargenomen kan worden in ander werk. Als resultaat toont SC TFET de laagste V_onset, gevolgd door conventionele DG TFET met dunne kanaaldikte, en conventionele DG TFET met brede kanaaldikte vertoont de hoogste V_onset.

Figuur 4a toont de vergelijking van BTBT-snelheden in ambipolaire toestand. Aangezien de BTBT-snelheid sterk afhangt van kanaaldikte, toont conventionele TFET met t_si = 10 nm de meest significante BTBT-snelheid vergeleken met de andere twee TFET-structuren. SC TFET toont echter vergelijkbare BTBT-snelheid als conventionele DG TFET met t_si = 20 nm. Dit komt doordat de tunneling voornamelijk gegenereerd wordt nabij het draingebied en SC TFET bredere kanaaldikte nabij het draingebied heeft. In Fig. 4b wordt het energie-banddiagram in ambipolaire toestand eveneens getoond. Het kan duidelijk gezien worden dat de minimale tunnelafstand nabij het draingebied gelokaliseerd is. Bovendien zijn de tunnelafstanden van SC TFET en conventionele DG TFET met bredere kanaaldikte groter dan die van conventionele DG TFET met dunne kanaaldikte, wat resulteert in lage ambipolaire stroom van SC TFET en conventionele DG TFET met bredere kanaaldikte.

Impact van H en L_S op DC-kenmerken

Figuur 5a toont de overbrengingscurves van SC TFET met diverse H en t_si1 = 10 nm. Men ziet dat H minder impact heeft op de aan-toestand stroom. De ambipolaire stroom daalt echter significant naarmate H toeneemt, het uit-toestand bereik verbetert eveneens met de stijging van H. Men ziet ook dat de reductie van ambipolaire stroom afneemt naarmate H toeneemt. De reden hiervoor is dat het koppelings-effect van de dubbele-gate structuur minder significant wordt met grotere kanaaldikte. Daarom worden de BTBT-snelheden meer onafhankelijk van de kanaaldikte naarmate H toeneemt, wat leidt tot verzadiging van ambipolaire stroom. Om de optimale structuurparameter verder te verkennen, worden de effecten van H varierend van 0 tot 15 nm op de apparaatprestaties geëxtraheerd en getoond in Fig. 5b–d. Figuur 5b toont V_onset en BTBT-snelheidsvariatie met verschillende H en t_si1. Men ziet dat V_onset monotoon daalt met de toename van H. Dit komt doordat de hoek van de gate-elektrode variatie van de potentiaalsverdeling in het kanaalgebied introduceert, wat resulteert in verandering van BTBT-snelheid en V_onset. Figuur 5b demonstreert dat de BTBT-snelheid toeneemt naarmate H verbetert. Als resultaat kan een gedaalde V_onset gevonden worden met verhoogde H. Men kan ook waarnemen dat V_onset stijgt naarmate t_si1 toeneemt. De hoofredenen is dat de verhoogde t_si1 de BTBT-snelheid verzwakt, wat resulteert in een hogere V_onset. In Fig. 5c wordt de geëxtraheerde gemiddelde SS van SC TFET met diverse H en t_si1 getoond. De trend van SS met verschillende H is tegengesteld aan die van V_onset. Met andere woorden, SS stijgt naarmate H toeneemt. We hebben vermeld dat de aan-toestand drainstroom afhangt van t_si1, zodat SC TFETs met verschillende H maar met dezelfde t_si1 vergelijkbare drainstroom in aan-toestand moeten hebben. Bovendien is bekend dat V_onset daalt met toename van H. Dit impliceert dat het bereik van gatenspanning om dezelfde drainstroom te sturen verbetert naarmate H toeneemt. Als resultaat stijgt de gemiddelde SS monotoon met de stijging van H. Men ziet ook dat de toename van t_si1 de SS ondermijnt, wat te wijten is aan de verminderde gate-controle capaciteit. Figuur 5d toont de drainstroom in aan-toestand en ambipolaire toestand met verschillende H en t_si1, respectievelijk. De aan-toestand stroom is vrijwel onafhankelijk van H, maar wordt sterk beïnvloed door t_si1, wat overeenkomt met ons eerdere resultaat dat aan-toestand tunneling voornamelijk nabij het brongebied plaatsvindt en sterk afhangt van kanaaldikte nabij het brongebied. De ambipolaire stroom daalt echter naarmate H toeneemt. Aangezien ambipolaire-toestand tunneling gedomineerd wordt nabij het draingebied, zal de toename van H de kanaaldikte aan de drainside verbeteren en dus de ambipolaire stroom verzwakken. Men ziet ook dat de ambipolaire stroom significanter daalt wanneer H minder dan 10 nm is, wat te wijten is aan het grotere koppelings-effect met dunne kanaaldikte.

In Fig. 6a worden de overbrengingscurves van SC TFET met verschillende L_s gepresenteerd. L_s = 0 nm vertegenwoordigt conventionele DG TFET met overeenkomstige t_si2 en L_s = 50 nm vertegenwoordigt conventionele DG TFET met overeenkomstige t_si1. Men ziet dat de locatie van de stap een significante impact heeft op de ambipolaire stroom en het uit-toestand bereik. SC TFETs met L_s minder dan 30 nm tonen vergelijkbare ambipolaire stroom en uit-toestand bereik. Naarmate L_s 30 nm overschrijdt, neemt de ambipolaire stroom aanzienlijk toe. Fig. 6b toont V_onset en BTBT-snelheidsvariatie met diverse L_s en t_si1, de trend dat V_onset stijgt naarmate t_si1 verbetert, kan duidelijk waargenomen worden. Het veranderingsinflectiepunt op L_s = 10 nm is een resultaat van de variëteit van t_si1. Aangezien L_s = 0 nm de conventionele DG TFET is met een grotere kanaaldikte, zou de BTBT-snelheid afnemen, wat leidt tot een verhoogde V_onset en verminderde aan-toestand stroom. Behalve het geval van conventionele DG TFET, stijgt V_onset van SC TFET monotoon naarmate L_s stijgt, wat te wijten is aan de verminderde BTBT-snelheid geïnduceerd door de stap-kanaalstructuur. Figuur 6c toont de impact van L_s en t_si1 op SS van SC TFETs. De verhoogde t_si1 resulteert in verslechterde SS. Volgens Verg. (1) zou een verhoogde kanaaldikte de koppelings-effecten tussen de gate-elektroden verlagen, wat leidt tot verminderde gate-controle capaciteit en verhoogde SS. Naarmate L_s daalt, zal het gebied met grotere kanaaldikte uitbreiden en de algehele gate-controle capaciteit verzwakken. Als resultaat zal een verminderd L_s de SS van SC TFETs ondermijnen, wat duidelijk waargenomen kan worden in Fig. 6c. Figuur 6d presenteert de drainstroom in aan-toestand en ambipolaire toestand met verschillende L_s en t_si1, respectievelijk. Men kan waarnemen dat de aan-toestand stroom van SC TFET min of meer gelijk is aan conventionele DG TFET met overeenkomstige t_si1. Wat de ambipolaire stroom betreft, tonen SC TFETs met L_s minder dan 30 nm vergelijkbare stroom als conventionele DG TFETs met overeenkomstige t_si2. Wanneer L_s stijgt tot 40 nm, stijgt de ambipolaire stroom dramatisch. In feite, voor het geval van SC TFET met L_s = 40 nm en t_si1 = 20 nm, is de ambipolaire stroom zelfs groter dan die van conventionele DG TFET met t_si1 = 20 nm. Dit komt doordat het verticale deel van de gate-elektrode het tunnelgebied kan verbeteren, vooral wanneer het verticale deel van de gate-elektrode dicht bij de PN-junctie is. Dit geeft aan dat L_s minder dan 40 nm moet zijn voor het doel van het verminderen van ambipolaire stroom.

Om de optimale structuurparameters van SC TFET te bepalen, wordt een orthogonale simulatie uitgevoerd door het gecombineerde effect van H en L_s op de apparaatprestaties te bestuderen. t_si1 is vastgezet op 10 nm om een grotere aan-toestand stroom te bereiken. In Fig. 7a wordt de ambipolaire stroom geëxtraheerd als functie van L_s met diverse H. Het kan duidelijk gezien worden dat de ambipolaire stroom significant daalt naarmate H toeneemt, wat suggereert dat een hogere H veelbelovend is voor het bereiken van lagere ambipolaire stroom. Echter, men kan waarnemen dat het voordeel van een grotere H minder significant is. Daarom zou H = 15 nm de optimale waarde zijn, rekening houdend met dat een grotere H alleen het apparaatoppervlak zou vergroten. Tegelijkertijd zal een verminderd L_s ook de ambipolaire stroom verlagen, vooral met een grotere H. Daarom is een lager L_s gewenst voor het doel van minimale ambipolaire stroom. Niettemin, een lager L_s kan ook leiden tot een toename van de subdrempelhelling, zoals waargenomen in Fig. 7b. De subdrempelhelling stijgt langzaam met een hogere L_s maar stijgt snel met een lagere L_s, wat aangeeft dat L_s ongeveer 25 nm de compromise-waarde zou zijn. Als resultaat zouden de optimale apparaatparameters H = 15 nm en L_s = 25 nm zijn waar zowel ambipolaire stroom als subdrempelhelling relatief laag zijn.

Fabricatiemethode

Een haalbare fabricatieproces van SC TFET wordt getoond in Fig. 8. Vanwege de unieke vorm van het kanaal, kan de stap-kanaaldikte eenvoudiger bereikt worden door de verticale structuur aan te nemen. Het proces begint met het voorbereiden van het siliciumsubstraat met SiN en fotoweerstand depositie, zoals getoond in Fig. 8a. In Fig. 8b wordt de SiN-pattering bereikt door lithografie, gevolgd door etching om het kanaalgebied te vormen, waarna het N⁺-gebied geïntroduceerd wordt door een verticale As-implantatie en annealing. Daarna wordt de isolatieoxide gedeponeerd om het draingebied te beschermen tegen etching in het volgende proces, zoals getoond in Fig. 8c. In Fig. 8d worden ashing en trimming toegepast door gebruik te maken van reactieve ion etching om de dikte en breedte van SiN te verminderen. De stap-kanaaldikte wordt dan geïntroduceerd door etching, zoals getoond in Fig. 8e. De overige processen zijn vergelijkbaar met conventionele verticale TFET, inclusief gate-oxide vorming, gate-depositie, silicium-blootstelling en brongebied-implantatie, zoals getoond in Fig. 8f.

Conclusie

We onderzoeken de elektrische prestaties van DG TFET met stap-kanaaldikte (SC TFET) door gebruik te maken van 2D-simulatie. De asymmetrie tussen bron en drain wordt geïntroduceerd door de stap-kanaaldikte; daarom wordt het ambipolaire gedrag significant verlicht. SC TFET vertoont vergelijkbare aan-toestand kenmerken als conventionele DG TFET met overeenkomstige t_si1 en parallelle uit-/ambipolaire curves als conventionele DG TFET met overeenkomstige t_si2. Als resultaat kan SC TFET brede uit-toestand bereik, lage ambipolaire stroom en behoud van lage SS tegelijkertijd bereiken. De mechanismen van SC TFET worden grondig besproken om de fysieke inzichten te verkennen. De impact geïntroduceerd door structuurparameters op onset-spanning, subdrempelhelling, drainstroom in aan-toestand en ambipolaire toestand worden eveneens bestudeerd om de optimale structuur te bepalen. SC TFET met H van 15 nm en L_s van 25 nm toont de optimale prestaties. Bovendien biedt de architectuur van stap-kanaaldikte een alternatieve asymmetrie-methode. Aangezien gecombineerde asymmetrie-strategieën effectief zijn bewezen, kan ons werk de prestatieverbetering van TFET verder leveren.