CSIR: Real-time Plasma Lading Monitoring voor FinFET BEOL Fabricatie

Samenvatting

Een nieuw apparaat voor het monitoren van plasma-geïnduceerde schade in het back-end-of-line (BEOL) proces met ladingssplitsingscapaciteit wordt voor het eerst voorgesteld en gedemonstreerd. Deze nieuwe ladingssplitsing in-situ recorder (CSIR) kan onafhankelijk de hoeveelheid en polariteit van plasma ladings effecten traceren tijdens het fabricatieproces van geavanceerde fin field-effect transistor (FinFET) circuits. Niet alleen onthult het de real-time en in-situ plasma ladingsniveaus op de antenna's, maar het scheidt ook positieve en negatieve ladings effecten en biedt twee onafhankelijke metingen. Naarmate CMOS technologijen pushen voor fijner metaallijnen in de toekomst, biedt het nieuwe ladingsscheidingsschema een krachtig hulpmiddel voor BEOL procesoptimalisatie en verdere apparaatbetrouwbaarheidsverbeteringen.

Achtergrond

Plasma-versterkte processen worden breed gebruikt in de vorming van fin field-effect transistor (FinFET) circuits, die samengesteld zijn uit veel hoog-aspect-ratio structuren en fijn metaallijnen. Tijdens fabricatie kunnen ets- en depositietappen voor het realiseren van deze 3D composities leiden tot significante plasma-geïnduceerde spanning op de FinFET apparaten. Naarmate CMOS FinFET technologie vooruitgaat, verminderen de metaallijnbreedte en pitch agressiever dan de hoogte, wat de noodzaak drijft voor het vormen van hoog-aspect-ratio graven gedefinieerd door extreem fijn lijnen. Onvermijdelijk bevordert dit de ernst voor plasma-geïnduceerde schade (PID) aan de transistors, en het bijbehorende effect op circuit betrouwbaarheid wordt een van de sleutelzorgen in de ontwikkeling van FinFET technologieën. Bij het vormen van kleine contacten, via's, en fijn metaallijnen, worden over het algemeen sterke vermogen en hoge-selectiviteit plasma toegepast. Bovendien kan bij het etsen van de bulk fin, sputtering van reactieve ionen op het fin oppervlak leiden tot defecten in de bulk fin, cruciaal voor de kenmerken van de transistors. Om fin metal gate en dichte interconnect structuren te ermöglichen, worden complexe metaalstapels vaker gebruikt in geavanceerde FinFET technologieën. Daarnaast leidt hoge-k gate dielektricum gebruikt in geavanceerde technologie meestal tot versterkte spanning-geïnduceerde vangen na plasma proces. Tijdens plasma lading, kan ontladingspad door smalle vinnen en naar het substraat leiden tot meer niet-uniforme spanning niveaus over een heel wafer. De plasma-geïnduceerde spanning op de transistor gate oxide is bekend om te resulteren in verdere degradatie van de gate dielektrische integriteit.

De plasma-geïnduceerde schade op gate dielektrische film kan leiden tot prestatiedegradatie in hoog niet-uniforme ladings scenario's, zelfs opbrengstverlies, als gevolg van betrouwbaarheidsfouten. Dus, in geavanceerde FinFET technologieën, worden testapparaten met vergrote antennestructuren over het algemeen gebruikt voor het monitoren van PID effecten, wat feedback geeft voor verdere procesoptimalisatie.

De meest voorkomende en wijd gebruikte maat van PID is de time-to-breakdown karakteristiek van de testmonsters met grote antennestructuren. De latente schade op deze PID patronen worden typisch gereflecteerd door het meten van de tijdsafhankelijke degradatie van de gate dielektrische lagen, dus, faalt om real-time feedback van de plasma processen te geven. Daarnaast kunnen conventionele testapparaten niet de bronnen en polariteit van plasma-geïnduceerde ladingssnelheid en of maximum potentieel opbouw op de antenna vertellen. Een PID recorder met een drijvende gate gekoppeld door antennestructuur is voorgesteld met in-situ detectiemogelijkheid in onze eerdere studie. In dit werk voeren we een herziene PID recorder met een ladingssplitsingsfunctie voor. Door een forward diode en een reverse diode verbonden met een gemeenschappelijke antennestructuur, biedt het nieuwe ontwerp afzonderlijke paden voor positieve en negatieve ladingen. Daarom kunnen ladingsniveaus van beide polariteiten onafhankelijk worden vastgelegd. Deze nieuwe ladingssplitsing in-situ recorder (CSIR) die slechts kleine antenna's vereist, maakt toekomstig onderzoek van plasma ladings effect in middle-end of the line (MEOL) processen mogelijk.

Methoden

Plasma Ladingspolariteit

Eerdere studies rapporteerden dat, tijdens etsproces bij het vormen van poly- of metaallagen, de plasma inhomogeniteit alsook de variaties van het antennapotentieel kunnen leiden tot een drastisch verschil in de ladingssnelheid of zelfs de polariteiten kunnen veranderen op verschillende locaties. De macro-omgeving in de plasma kamer en micro-patronen kunnen beide de verdeling van ladingssnelheden op een wafer beïnvloeden. Namelijk, plasma ladingssnelheid in back-end-of-line (BEOL) etsen varieert ruimtelijk en tijdelijk. Tijdens radiofrequentie (RF) plasma processen, verzamelt het oppervlak van de wafer ladingstroom, J_p, die samengesteld is uit een ionenstroom J_i en een elektronenstroom J_e. De ionenstroom is bijna constant met tijd en wordt bepaald door de ionendichtheid J_i en de Bohm snelheid. Aangezien het plasma potentieel V_p(t) hoger is dan het gate potentieel V_G voor het grootste deel van de tijd, vloeit de elektronenstroom alleen tijdens de korte periodes wanneer het plasma potentieel nabij zijn minimum is. Tijdens Q_FG proces, kan de gate spanning toenemen of afnemen over veel RF cycli, afhankelijk van welk component van de stromen groter is, tot een steady-state gate spanning bereikt wordt wanneer de tunnelstroom J_p op de antenna in evenwicht is. Zoals getoond in Fig. 1, verandert de verdeling van plasma-geïnduceerde ladingssnelheid, J_P(x,y,t), over de wafer tijdens etsproces op verschillende stadia in zowel magnitude als in polariteiten, waar het uitgedrukt kan worden als in Eq. (1) waar J_e elektronenstroomdichtheid vertegenwoordigt, en J_i ionenstroomdichtheid vertegenwoordigt.

De verschillende plasma ladingspolariteiten resulteren in ofwel positieve of negatieve antenna lading, Q_P, geaccumuleerd op een ander tijdstip en locatie. Om te verduidelijken, op tijdstip t₁, leidt een negatieve J_p tot negatieve antenna lading Q−. Bij t₂, induceert een positieve J_p een positieve antenna lading Q+ op de identieke locatie op de wafer, geïllustreerd in Fig. 1. Dus, positieve of negatieve lading kan accumuleren op eenzelfde antenna op verschillende tijden tijdens het etsproces. Uit eerdere rapporten zijn de piekniveaus van J_e en J_i rond -0,15 en 0,35 mA/cm², respectievelijk. Het is gevonden dat DC en AC/bi-directionele gate stress op n-kanaal en p-kanaal FinFET resulteren in verschillende latente schade aan de gate dielektrische film. Hoge spanning stress met positieve of negatieve DC bias en AC spanning met een schakelfrequentie van 0,1 Hz worden respectievelijk toegepast op conventionele FinFET testmonsters. Zoals getoond in Fig. 2, worden de time-to-breakdown (T_BD) van een transistor gestrest door positieve, negatieve, en gate stress in beide richtingen vergeleken. De resultaten wijzen erop dat DC gate stress erger schade zal veroorzaken op de monsters, terwijl AC gate stress resulteert in minder ernstige schade aan deze transistors, zoals voorgesteld door de langere T_BD voor monsters onderworpen aan bi-directionele stress. Figuur 2 toont ook dat de oxide degradatie niet alleen afhangt van de ladingspolariteit, maar ook van het type putten onder de n-kanaal en p-kanaal transistors, wat verwacht wordt te worden veroorzaakt door het verschil in de ontladingspaden van deze testapparaten tijdens het proces. Daarom kan conventionele PID detector, die T_BD gebruikt als indicator voor schadeernst, de plasma ladingsniveau tijdens het proces niet weerspiegelen. Aan de andere kant, de plasma ladings recorder voorgesteld in ons eerdere werk registreert het stressniveau door elektronen te injecteren of uit te werpen naar/van een drijvende gate (FG) gekoppeld door een lading-verzamelende antenna. De geregistreerde data, drijvende gate lading (Q_FG), wordt vervolgens na fabricatie uitgelezen. De opname wordt dan gemeten door drempelspanningverschuiving op de lees transistor, waarvan het kanaal wordt gecontroleerd en gestuurd door dezelfde drijvende gate. Het verhoogde potentieel op de antenna met Q_P van plasma lading kan zowel positieve als negatieve antenna spanning induceren tijdens de vorming van een enkele metaallaag. Verder, voor verschillende metaallagen, worden verschillende fabricatieparameters gebruikt. Bijvoorbeeld, etstijd, chemisch gebruikt, en kamertemperaturen kunnen variëren. Deze parameters kunnen de antenna ladingverdeling over een wafer tijdens etsen beïnvloeden. In andere gevallen, ondergaat een transistor met verbindingen tot meerdere metaallagen nog complexere plasma ladingssequenties, geïllustreerd in Fig. 3a.

Op verschillende stadia van het BEOL proces, kan de plasma ladingstroom op een bepaalde antenna schakelen tussen ionen- en elektronenstroom, namelijk, de netto Q_P kan ook verschuiven van positief naar negatief. De opnames op monsters met antenna bestaande uit metaal 2, metaal 3, metaal 4, en meerdere metaallagen worden samengevat in Fig. 3b. Data suggereert netto lading van een enkele metaallaag op een bepaalde polariteit verandert van laag tot lagen. Daarnaast wordt het gemiddelde effect gevonden op de Q_FG van de monsters met antennestructuren van meerdere metaallagen verder ondersteund door de gemeten data in Fig. 3b. Met zowel positieve als negatieve V_G op de antenna, zal de finale Q_FG dan gemiddeld worden door elektronen injectie en ejectie in/uit de FG die achtereenvolgens kunnen optreden. Deze compensatie effect zal de recorder beperken om de echte stressomstandigheden die een apparaat ervaarde tijdens plasma processen te onthullen. De herziene CSIR is ontworpen om het probleem aan te pakken hoe positieve en negatieve ladings effecten afzonderlijk te registreren zonder interferentie en meer gedetailleerde data over de ladingssituatie in de plasma kamer te leveren.

Testpatroon voor Ladingsscheiding

In dit onderzoek kunnen de positieve ionenlading en negatieve elektronenlading op de antenna gescheiden worden met een nieuwe ladingssplitsing in-situ recorder (CSIR) voorgesteld, geïllustreerd in Fig. 4a. Een CSIR bestaat uit twee drijvende gates, FG₁ en FG₂ die de verschillende typen ladings effect apart registreren. De antennestructuur verbindt met de twee koppelingsgates door een forward diode (D1) en een reverse diode (D2), respectievelijk. In de linkerkant van de structuur, zullen de positieve ladingen vloeien in de koppelingsgate 1 (CG₁) door D1. Wanneer CG₁ positief geladen is, wordt de spanning gekoppeld aan de drijvende gate door de contactslots aan beide kanten. De drijvende gate zal negatief geladen worden als elektronen injecteren vanuit het substraat. De rechterkant van de structuur aan de andere kant is het negatieve ladingspad, wat stroom toelaat om van de antenna in de koppelingsgate 2 (CG₂) te vloeien door D2, wat resulteert in positieve Q_FG. Figuur 4b toont verder het dwarsdoorsnede beeld van de CSIR met on-chip pn dioden, die de positieve en negatieve ladingspaden naar de afzonderlijke koppelingsgates, CG₁ en CG₂, sturen, die het potentieel op de antenna koppelen aan FG₁ en FG₂, respectievelijk.

Wanneer de linkerkant van de recorder ingeschakeld zijn in de CSIR onder een positief geladen antenna, is de rechterkant inactief aangezien lading geblokkeerd wordt door de reverse diode, en vice versa. Beide on-chip dioden zijn samengesteld uit n+/p-put. Voor D2, om negatieve spanning in zijn p-put te sustaineren, moet de p-regio omringd worden door een diepe n-put, wat het ladingspad direct naar het substraat blokkeert. De gesimuleerde potentiaalverdeling op de dwarsdoorsnede in een CSIR onder positieve en negatieve ladingsperiodes van de antenna is getoond in Fig. 5a en b, respectievelijk. Aannemend dat het potentieel op een antenna 5 V bereikt, vloeit via de diode aan de linkerkant, positieve lading naar de besturingsgate aan de linkerkant, wat resulteert in een hoge positieve spanning (V_CG1). Tegelijkertijd wordt positieve lading geblokkeerd door de diode aan de rechterkant, wat resulteert in een dicht-bij-nul V_CG2. Het verschil in potentiaal op de twee besturingsgates wordt geverifieerd door de gesimuleerde potentiaalkontouren in Fig. 5a. Het effect van negatieve lading op de antenna is getoond in Fig. 5b. Gesimuleerde potentiaalsprofielen verifiëren dat de on-chip pn dioden de potentieel effectief naar CG₁ en CG₂ kunnen sturen en blokkeren, complementair, zoals ontworpen. Op deze manier kunnen positieve en negatieve ladings effecten corresponderend met verschillende bronnen in de plasma behandelingen onafhankelijk verkregen worden, wat ladingcompensatie en interferentie problemen op de detector voorkomt.

Resultaten en Discussie

De gemeten drempelspanningverschuiving (ΔV_T) op apparaat gecontroleerd door FG₁ met forward diode en die door FG₂ met reverse diode en monsters zonder diode worden vergeleken in Fig. 6. Data langs de centrumlijn van een wafer onthullen dat een recorder met een enkele drijvende gate onderworpen is aan ladingneutralisatie zelfs binnen de verwerking van een enkele metaalaag. Het gemiddelde effect van een recorder zonder diode bewijst dat de piek ladingssnelheden niet waarheidsgetrouw zullen worden weerspiegeld. Aan de andere kant, metingen van de nieuwe CSIR kunnen positieve en negatieve ladingsniveaus onafhankelijk leveren. Om de plasma ladings effect in metaal 2 (M2) vorming verder te onderzoeken, kan de verzamelde lading op FG₁ en FG₂ van de CSIR van elk die onafhankelijk berekend worden door Eq. (2),

Q_FG = C_T × ΔV_T × α_RG ... (2)

waarbij Q_FG de lading in de drijvende gate is. C_T is de totale capaciteit van de drijvende gate, geïllustreerd in Fig. 7. ΔV_T is de drempelspanningverschuiving gedetecteerd aan de leesgate van de recorder, terwijl α_RG de koppelingsratio is van de leesgate.

Wanneer drijvende gate lading initieel nul is en Q_FG het verzadigde niveau bereikt wanneer het elektrisch veld over de gate dielektrische laag gereduceerd is tot nul, kan de finale antenna gate potentiaal aan het einde van een plasma proces uitgedrukt worden als volgt,

V_ANT = (V_FB - Q_FG/C_T) / α_ANT ... (3)

waarbij V_ANT antenna gate potentiaal is door plasma lading en α_ANT de koppelingsratio vertegenwoordigt naar de drijvende gate van de antenna gate. V_FB is de flatband spanning van de metaalgate naar de fin-substraat. Onder een gegeven proces tijd, kan de gemiddelde plasma ladingstroomdichtheid, J_p, dan geprojecteerd worden door Eq. (4).

J_p = V_ANT × C_ANT / (A_ANT × Δt) ... (4)

waarbij Δt de duur is van een plasma proces en C_ANT de totale capaciteit van de metaal antenna, terwijl A_ANT het ladingsoppervlak is van een antenna. Alle parameters gebruikt in de bovenstaande berekeningen zijn samengevat in Tabel 1.

De verdeling van positieve en negatieve ladingssnelheden over een wafer tijdens verwerking van de top (metaal 9) en bodem metaal (metaal 2) lagen worden verder vergeleken in Fig. 8. Het impliceert dat lading op de antennestructuur meer prominent is bij hogere metaalniveaus (metaal 9), omdat op metaal 9, de hogere plasma energie ervoor zorgt dat J_p groter is dan J_p van metaal 2 in termen van magnitude. Ook suggereert data dat zowel elektronen- als ionenladingssnelheden pieken rond het centrum voor beide gevallen. Zoals verwacht, ervaren dies dicht bij het centrum van de wafer hoge ladingsniveaus, wat toegeschreven kan worden aan de langere ontladingspad tijdens plasma behandeling. Dit locatie effect blijkt identiek voor zowel meer elektronen- als ionenlading dominante condities. De geprojecteerde plasma ladingssnelheid, J_P(x,y), gemiddeld over de vorming van een enkele metaalaag, metaal 2 (M2) en metaal 9 (M9), worden verder vergeleken in Fig. 9. Deze wafer kaarten onthullen dat elektronenladingssnelheid lijkt op een plateau behalve aan de rand, terwijl ionenladingssnelheden een hogere variatie in het midden gedeelte van de wafer tonen. In de toekomst worden deze wafer kaarten onder verschillende verwerkingsomstandigheden verwacht inzichten te geven in de plasma kamer, of verdere optimaliseringsrichtlijnen door de ladings effecten beter te compenseren.

Antenna Ratio Effect

Traditionele PID monitoring apparaten zijn typisch ontworpen om het PID effect te versterken door de transistor's gates direct te verbinden met een grote antenna, de stressniveaus te evalueren door toename van de totale Q_P verwacht te worden ontladen door een klein kanaalgebied. Antenna ratio (AR) is evenredig met de stress stroomdichtheid door de gate dielektricum tijdens plasma processen. Grote Q_P op de antenna is bekend om latente schade en/of vallen in de dielektrische laag te induceren, wat uiteindelijk leidt tot betrouwbaarheidsdegradatie. Zoals verwacht, doet hogere AR op conventionele FinFETs de stressniveaus significant stijgen, wat een ernstigere T_BD degradatie veroorzaakt, namelijk, apparaatfout binnen een kortere bedrijfsperiode, zie Fig. 10. Aan de andere kant, in een CSIR, toont de plasma ladingsniveau geregistreerd als de drijvende gate lading, Q_FG, heel weinig antenna effect. Namelijk, het reageert niet op toenemend antennoppervlak, zoals onthuld door de data samengevat in Fig. 11.

In de nieuwe drijvende-gate-gebaseerde CSIR, zal antenna ratio (AR) de piek potentieel op de koppelingsgates tijdens plasma lading beïnvloeden. In geschaalde technologieën, worden de parasitair capaciteiten op de verbinding en koppelstructuur verwacht te reduceren, wat leidt tot minder AR gevoeligheid op de opname resultaten. De redenen voor het leiden tot zo'n duidelijke verschil in AR effect tussen CSIR en conventionele detectoren zijn als volgt. In deze drijvende gate recorders, zal de op de antenna geaccumuleerde lading, Q_P, niet ontladen worden door het kanaalgebied. Verhoogde Q_P verhoogt V_CG, wat leidt tot elektronen injectie of ejectie in/uit de drijvende gates. Zoals getoond in de gesimuleerde capaciteit in Fig. 11a, neemt de capaciteit van de antenna, C_ant, proportioneel toe met antenna oppervlak, A_ant. Met de totale ladingstroom direct evenredig aan antenna oppervlak, zal verhoogde AR in een CSIR het potentieel op de antenna niet beïnvloeden. Meetdata onthullen dat het Q_FG niveau ongeveer hetzelfde blijft voor CSIR met AR boven 100×.

Deze functie bespaart niet alleen testpatroon oppervlakte, maar stelt ook in staat J_P(x,y) met hogere ruimtelijke resolutie te vinden voor het bestuderen van patronering effect op PID. Bovendien kan een detector met kleine antenna het ontwerp van testpatronen faciliteren voor het begrijpen van PID in middle-end of the line (MEOL) en contact processen.

Ten slotte, prestatiesamenvatting van de nieuwe CSIR voor het monitoren van PID in geavanceerde BEOL FinFET proces is samengevat in Tabel 2. De waarnembereik van de traditionele detector is AR, terwijl het waarnembereik van de nieuwe in-situ recorder gebaseerd is op drijvende gate lengte. Verder, het oppervlak van de nieuwe in-situ recorder kan heel klein zijn. Het meest belangrijk, de nieuwe CSIR kan real-time feedback van plasma proces geven en scheidt niveaus van ionenlading en elektronenladingssnelheid, onafhankelijk.

Conclusies

Een nieuwe ladingssplitsing in-situ recorder (CSIR) voor het monitoren van plasma-geïnduceerde schade wordt voor het eerst voorgesteld en gedemonstreerd. De CSIR biedt een krachtig hulpmiddel voor het begrijpen van elektronenlading en ionenladingssnelheden in een plasma kamer tegelijkertijd. Wafer kaarten kunnen verdere studie faciliteren tussen de correlatie met apparaatbetrouwbaarheid en deze individuele ladings effecten.