Verbetering van geheugenvenster en uithoudingsvermogen van Hf0.5Zr0.5O2 FeFETs met ZrO2 zaadlagen: Snelle-puls karakterisering

Samenvatting

HfO₂-gebaseerde ferroelektrische veld-effect-transistoren (FeFETs) met een metal/ferroelektrisch/isolator/semiconductor (MFIS) gate-stack zijn veelbelovende kandidaten voor hoge-dichtheid, hoge-snelheid niet-vlatiele geheugens. Hoewel hun retentieprestaties aan industriële eisen voldoen, voldoen het geheugenvenster (MW) en uithoudingsvermogen nog niet aan de strenge eisen voor grootschalige implementatie. In deze studie onderzoeken we het effect van een kristallijne ZrO₂ zaadlaag op het MW, retentie en uithoudingsvermogen van Hf_0.5Zr_0.5O₂ (HZO) FeFETs, met behulp van snelle spanningspulsmetingen. De HZO FeFET met de ZrO₂ zaadlaag toont een groter initiële MW van 1,4 V, een 10-jaar geëxtrapoleerd MW van 0,9 V en een aanzienlijk verbeterd uithoudingsvermogen (boven 10⁴ schakelcycli) vergeleken met apparaten zonder zaadlaag. Deze bevindingen bevestigen dat een directe kristallijne high-k/Si gate-stack de prestaties en betrouwbaarheid van HfO₂-gebaseerde FeFETs verder kan verbeteren.

Achtergrond

HfO₂-afgeleide ferroelektrische dunne films hebben veel belangstelling gewekt voor FeFET gate-stacks vanwege hun compatibiliteit met CMOS-processen en uitstekende schaalbaarheid. Onder de vele gate-stack architecturen is de MFIS structuur bijzonder aantrekkelijk omdat hij aansluit bij huidige MOS-apparaatontwerpen en geïntegreerd kan worden met high-k metal-gate (HKMG) technologieën. Daarom zijn MFIS FeFETs onderzocht voor ingebedde niet-vlatiele geheugens, negatieve-capaciteit FETs, neuromorfe apparaten en logica-in-geheugen circuits. State-of-the-art MFIS FeFETs gefabriceerd met HKMG-processen hebben hoge integratiedichtheid en snelle schrijfsnelheden gedemonstreerd. Echter, voor niet-vlatiele geheugentoepassingen zijn een groot MW en robuuste retentie en uithoudingsvermogen essentieel. HfO₂-gebaseerde FeFETs bieden doorgaans betrouwbare retentie (10-jaar extrapolatie), maar hun uithoudingsvermogen varieert van 10⁴ tot 10⁷ schakelcycli. Theoretische studies suggereren dat een high-k isolator het elektrische veld over de MFIS-stack kan verminderen, wat bandbuiging mitigateert en zowel MW als uithoudingsvermogen verbetert. Experimenteel is aangetoond dat het verhogen van de dielektrische constante van de ultradunne isolatorlaag (bijv. vervanging van SiO₂ door SiON) uithoudingsvermogen en MW verbetert. Eerder werk heeft ook aangegeven dat het invoegen van een kristallijne ZrO₂ laag de kristallijne kwaliteit van HZO films verbetert en de schadelijke monokliene fase onderdrukt, resulterend in een MW van 2,8 V gemeten met DC-sweep.

Hier presenteren we een systematische studie van het MW, retentie en uithoudingsvermogen van HZO FeFETs met en zonder een kristallijne ZrO₂ zaadlaag, gekarakteriseerd door snelle positieve en negatieve spanningsspulsen. We bespreken hoe de zaadlaag de ferroelektrische eigenschappen, elektrische betrouwbaarheid en algemene apparaatprestaties beïnvloedt.

Methoden

Zowel n-kanaal FeFETs - met en zonder ZrO₂ zaadlaag - werden gefabriceerd met een gate-last proces zoals gedetailleerd in Ref. [24]. De ZrO₂ zaadlaag en de HZO lagen werden gedeponeerd bij 300 °C door atomaire laagdepositie (ALD). De apparaatgeometrie is weergegeven in Fig. 1a, met kanaalbreedte W = 80 µm en lengte L = 7 µm. Daarnaast werden TaN/HZO/TaN en TaN/HZO/ZrO₂/TaN condensators gefabriceerd om de ferroelektrische eigenschappen van de HZO films te evalueren. Polarisaatie-spanning (P-V) hystereselusjes werden gemeten met een Radiant Technologies RT66A ferroelektrische tester, terwijl FeFET-karakteristieken werden vastgelegd met een Agilent B1500A analyzer uitgerust met een pulsengenerator (B1525A).

Twee hoofdtestsequenties werden gebruikt (Fig. 1b,c). Voor MW- en retentiestudies werden eerst programmeren/wissen (P/E) pulsen toegepast op de FeFET-gates, gevolgd door leesoperaties op verschillende tijdstippen met behulp van I_D-V_G sweeps (V_D = 0,1 V). De drempelspanning V_TH werd geëxtraheerd bij een drainstroom van 10⁻⁷ A·W/L, en het MW werd gedefinieerd als het verschil in V_TH tussen de geprogrammeerde en gewiste toestanden. Uithoudingsvermogen werd beoordeeld door het MW te meten na een gespecificeerd aantal afwisselende P/E pulsen.

Resultaten en Discussie

Figuur 2a toont de P-V hystereselusjes van de TaN/HZO/TaN en TaN/HZO/ZrO₂/TaN condensators. De toevoeging van de kristallijne ZrO₂ zaadlaag verbetert de ferroelektrische respons aanzienlijk, consistent met eerdere rapporten, en bevestigt dat de zaadlaag de kristalliniteit van de HZO film verbetert en de monokliene fase onderdrukt.

In de FeFETs bevestigen de tegenwijzerwijs I_D-V_G kenmerken dat het MW afkomstig is van ferroelektrische polarisatieschakeling in plaats van ladingopvang. De FeFET met de ZrO₂ zaadlaag bereikt een MW van 1,4 V - bijna 1,8 keer groter dan de 0,8 V waargenomen in het zaadlaag-vrije apparaat - en komt overeen met de beste tot nu toe gerapporteerde waarden.

Retentieprestaties werden geëvalueerd door V_TH te meten na programmeren en wissen pulsen bij kamertemperatuur (Fig. 3). Beide apparaten vertonen een ongeveer lineaire V_TH trend versus log(tijd). Extrapolatie tot 10 jaar levert een MW van 0,9 V op voor het zaadlaag-apparaat, vergeleken met 0,6 V voor het zaadlaag-vrije apparaat. De grotere CET van de ZrO₂/SiO₂ stack (1,5 nm/2,6 nm) verhoogt het depolarisatieveld, wat suggereert dat verdere retentiegewinnen behaald kunnen worden door de SiO₂ laag dunner te maken.

Figuur 4 toont de evolutie van I_D-V_G kurven onder ±7 V/100 ns afwisselende P/E cycli. Het zaadlaag-vrije apparaat toont een significante verschuiving en hellingdegradering vanaf vroege cycli, waarbij de gewiste toestand meer hellingsverlies lijdt. In tegenstelling vertoont het zaadlaag-apparaat alleen een kleine positieve verschuiving in de gewiste toestand - toeschrijfbaar aan het wake-up effect - en verwaarloosbare verschuiving in de geprogrammeerde toestand tot 1×10³ cycli. Beide toestanden tonen ook slechts lichte hellingdegraderatie, wat op verminderde interface-valkuilgeneratie duidt.

Interface-valkuildichtheid (ΔN_it) werd afgeleid uit de verandering in subdrempelhelling met ΔSS = (ΔN_it kT ln 10)/(C_FI φ_F). Zoals getoond in Fig. 5, stijgt ΔN_it scherp in het zaadlaag-vrije apparaat vanaf de eerste paar cycli en is aanzienlijk hoger in de gewiste toestand. Integenstelling, het zaadlaag-apparaat toont bijna geen ΔN_it verandering tot 1×10³ cycli en consistent lagere waarden dan het zaadlaag-vrije apparaat. Het verminderde elektrische veld over de gate-stack, dankzij de high-k zaadlaag, vermindert bandbuiging en onderdrukt interface-valkuilgeneratie.

Gate-lekkage stromen (I_G-V_G) weerspiegelen ook de impact van de zaadlaag (Fig. 6). Het zaadlaag-vrije apparaat ervaart een dramatische stijging in lekkage vanaf de vroegste cycli, terwijl het zaadlaag-apparaat verwaarloosbare verandering toont tot 5×10² cycli en lagere lekkage handhaaft. Omdat interface-valkuilen lekkage kunnen verhogen, verklaart de onderdrukking van valkuilgeneratie in het zaadlaag-apparaat de waargenomen stabiliteit.

Tenslotte onthullen V_TH waarden geëxtraheerd uit de I_D-V_G kurven over P/E cycli (Fig. 7) dat het zaadlaag-apparaat consistent een groter MW handhaaft dan het zaadlaag-vrije apparaat. Terwijl het zaadlaag-vrije MW snel degradeert, daalt het zaadlaag-MW slechts licht tot 1×10³ cycli en blijft boven 0,9 V zelfs na 1×10⁴ cycli - ongeveer 2,3 keer de 0,4 V MW van het zaadlaag-vrije apparaat. Het verminderde benodigde elektrische veld voor het bereiken van verzadigde polarisatietoestanden ligt waarschijnlijk ten grondslag aan dit uithoudingsvoordeel.

Conclusies

Snelle-pulsmetingen op HZO FeFETs met TaN/HZO/SiO₂/Si en TaN/HZO/ZrO₂/SiO₂/Si MFIS gate-stacks tonen aan dat een kristallijne ZrO₂ zaadlaag het geheugenvenster en uithoudingsvermogen aanzienlijk verbetert. Het zaadlaag-apparaat bereikt een initiële MW van 1,4 V, een 10-jaar geëxtrapoleerd MW van 0,9 V, en handhaaft een MW boven 0,9 V na 10⁴ P/E cycli - aanzienlijk beter dan het zaadlaag-vrije tegenhanger. De verbeteringen voortkomen uit verbeterde kristalliniteit van de HZO laag en verminderde interface-valkuilgeneratie door het verlaagde elektrische veld over de gate-stack. Deze resultaten suggereren dat het integreren van een directe kristallijne high-k/Si gate-stack het MW en de betrouwbaarheid van HfO₂-gebaseerde FeFETs verder zal verhogen, wat de weg baant voor hun adoptie in next-generation geheugen en logica-in-geheugen technologieën.

Beschikbaarheid van data en materialen

De datasets die de conclusies van dit artikel ondersteunen zijn opgenomen in het artikel.

Afkortingen

CMOS:

Complementaire metaal-oxide-semiconductor

FeFET:

Ferroelektrische veld-effect-transistor

FeFETs:

Ferroelektrische veld-effect-transistoren

HKMG:

High-k metal-gate

HZO:

Hf_0.5Zr_0.5O₂

I_D:

Drainstroom

L:

Lengte

MFIS:

Metaal/ferroelektrisch/isolator/semiconductor

MW:

Geheugenvenster

P/E:

Programmeren/wissen

P-V:

Polarisatie-spanning

SS:

Subdrempelhelling

V_G:

Gate-spanning

V_TH:

Drempelspanning

W:

Breedte

ΔN_it:

Gegenereerde interface-valkuilen