Willekeurige Telegraph Ruisonderdrukking in FinFET-gebaseerde RRAM door Stressanalyse en On-Chip Annealing

Samenvatting

We rapporteren een systematisch onderzoek naar willekeurige telegraph ruis (RTN) waargenomen in de leesstroom van een FinFET-gebaseerde dielectrische RRAM (FIND RRAM) cel. Na herhaalde cycli stress, nemen de RTN amplitude en frequentie aanzienlijk toe, wat de dataintegriteit compromitteert. Onze metingen tonen aan dat hoge-temperatuur annealing deze ruis pieken onderdrukt, wat een praktische on-chip annealing strategie mogelijk maakt die de toestelprestaties herstelt.

Inleiding

De onafgebroken schaling van CMOS heeft indrukwekkende winsten in snelheid en dichtheid opgeleverd, maar vergroot ook enkel-atomaire variabiliteit zoals willekeurige dopantfluctuaties (RDF) en lijnrand ruwheid (LER). In sub-20 nm knopen, manifesteren deze variaties als onvoorspelbaar gedrag, met name willekeurige telegraph ruis (RTN) in ultra-geschaalde toestellen zoals NAND flash en resistieve RAM. In dit werk richten we ons op een n-kanaal FinFET-gebaseerde FIND RRAM cel die met succes geïntegreerd is in 1 kbit arrays. We kwantificeren hoe cyclische stress en temperatuur RTN beïnvloeden en demonstreren dat een gerichte anneal de resulterende leesstroom-instabiliteit kan verlichten.

Achtergrond en Methodes

Een FIND RRAM toestel bestaat uit twee FinFET transistors: een woordlijn (WL) selector en een opslagknooppunt gevormd door een hoge-k gate dielectrica tussen de bron en drain van de tweede transistor (Fig. 1a). De gate stack bestaat uit HfO₂/SiO₂/TiN, met een wolfram topelektrode en TaN bodemelektrode. Tijdens lezen, worden WL en substratenlijn (SL) gebiasd op 0,8 V om voldoende leesstroom te dryven (Fig. 1b). De cel schakelt tussen hoge-weerstandstoestand (HRS) en lage-weerstandstoestand (LRS) via set/reset pulsen. DC sweeps bevestigen stabiele resistieve schakeling, terwijl pulsbreedte schaling vereist is om doelleesstromen van ≥ 3 µA (LRS) en ≤ 1 µA (HRS) te bereiken (Fig. 3a). RTN manifesteert zich als discrete stroomstappen in beide toestanden (Fig. 3b), toegeschreven aan lading vangen/loslaten langs het geleidingspad. Herhaalde cycli induceren stress in de overgangsmetaal-oxide (TMO) dielectrica, wat de kans op RTN gebeurtenissen vergroot. We monitoren leesstromen voor cycli, na 10× cycli, en na 100× cycli om stress evolutie vast te leggen. Temperatuureffecten werden geprobeerd door af te koelen tot 0 °C, op te warmen tot 50 °C, en continue leesstromen te bemonsteren gedurende 20 s bij 500 Hz. Dit protocol onthult hoe val dynamiek verschuift met temperatuur.

Resultaten en Discussie

RTN is meest uitgesproken in de LRS, wat het de focus maakt van onze analyse. In een 1 kbit array na 10 cycli, drijft RTN meetbare leesstroomfluctuaties tot ± 5% (Fig. 4a). Een genormaliseerde stroomkaart (Fig. 4b) bevestigt dat deze afwijkingen ruimtelijk gecorreleerd zijn met gestreste cellen. Over 50 bemonsterde cellen, vertonen 90% verhoogde ΔI/I na cycli, wat bewijst van een cumulatieve degradatie van leesstabiliteit (Fig. 5a). Verse cellen tonen een enkelvoudige piek stroomverdeling (Fig. 5b), terwijl gestreste cellen bimodale of multimodale verdelingen tonen, indicatief voor val-geïnduceerde stroomtoestanden. Temperatuurafhankelijkheid volgt gevestigde valkinetiek: vang- en emissietijden dalen met stijgende temperatuur, wat RTN frequentie verhoogt. Als temperatuur stijgt van 0 °C tot 25 °C, worden fluctuaties frequenter (Fig. 6). Bij 50 °C verdwijnt de twee-toestand handtekening echter, wat thermisch geactiveerde annealing van vallen suggereert die RTN amplitude vermindert (Fig. 7a). Cumulatieve verdelingen van ΔI/I voor stress, na stress, en na annealing onthullen dat een groot deel van cellen herstelt tot nabij-originele ruisniveaus na hoge-temperatuur bak (Fig. 7b). Verdere verhitting tot 75 °C gevolgd door 30-minuten afkoeling herstelt ook de celprestaties, zoals gedemonstreerd in Fig. 8. De hoge-temperatuur bak herstelt effectief het geleidende filament door herverdeling van zuurstofvacatures, daarbij RTN verminderen en midden-toestand stagnering voorkomen. We vertalen deze bulk anneal naar een on-chip benadering: een 1,5 mA forward-bias stroom toegepast gedurende 10 s verhit lokaal de TMO regio (Fig. 11a). Na-anneal metingen tonen een dramatische vermindering in RTN, met cumulatieve kanskurven die nauw overeenkomen met vers gedrag (Fig. 11b). Deze on-chip annealing methode biedt een schaalbaar pad om de FIND RRAM levensduur te verlengen zonder off-chip thermische cycli.

Conclusie

Onze studie bevestigt dat cyclische stress RTN in FIND RRAM arrays verergerd, wat leesstroomstabiliteit degradeert. Hoge-temperatuur annealing - ofwel bulk of gelokaliseerd on-chip - neutraliseert effectief de onderliggende vallen, herstelt prestaties tot nabij-verse niveaus. Deze benadering biedt een haalbaar pad om de operationele levensduur van FinFET-gebaseerde resistieve geheugens in geschaalde CMOS technologieën te verlengen.

Afkortingen

FIND RRAM

Fin veld-effect transistor dielectrische resistieve random access memory

HRS

Hoge weerstandstoestand

LER

Lijnrand ruwheid

LRS

Lage weerstandstoestand

RTN

Willekeurige telegraph ruis

TMO

Overgangsmetaal oxide