Seriëel-In, Seriëel-Uit Schuifregisters: Fundamenten en Praktische Toepassingen

Schuifregisters die data serieel ontvangen en serieel uitvoeren, zijn een hoeksteen van digitaal logica-ontwerp. Ze vertragen elk bit met één klokperiode per trap, wat precieze data-buffering, seriële communicatie, en klok-domein overgang mogelijk maakt.

Elke trap slaat een enkel bit op, dus een eentraps register houdt één bit. Wanneer meerdere traps gekaskadeerd worden, groeit de registerlengte – tot 64 bits in standaard onderdelen, of langer wanneer meerdere apparaten in serie verbonden worden.

Hieronder is een eentraps schuifregister gedreven door data die nog niet gesynchroniseerd is met de systeemklok. De datalijn (pin D) op een D-flip-flop (D-FF) houdt zijn waarde tot de klokflank, waarna de waarde op de uitgangspin Q verschijnt.

Het kernpunt – in tegenstelling tot de volgende figuur – is dat de data aanwezig op de D pin precies op de stijgende flank van de klok overgedragen wordt naar Q. Omdat de invoer stabiel is goed voor en na de flank, vangt de flip-flop de correcte waarde.

Voor positieve-edge-getriggerde flip-flops volgt de uitgang de invoer direct na de klokovergang, zoals getoond door de omhoog-pijlen.

In multi-traps schuifregisters kan de data aan de invoer veranderen nabij de klokflank. In dergelijke gevallen sampleert de flip-flop nog steeds de waarde net voor de flank; elke verandering die op de flank plaatsvindt, wordt genegeerd tot de volgende klokpuls.

Gevolgd fungeert een D-FF als een één-klokperiode vertragingselement, mits de data correct gesynchroniseerd is met de klok. De uitgangsgolfvorm is een vertraagde kopie van de invoer, verschoven met één klokcyclus.

Om de timing te illustreren, bekijken we de CD4006B 18-bit seriëel-in, seriëel-uit schuifregister van Texas Instruments. Het datasheet specificeert operatie bij 5V DC met de volgende sleutelparameters:

• Opbouwtijd (t_S) = 100 ns
• Vasthoudtijd (t_H) = 60 ns
• Propagatievertraging (t_P) = 200–400 ns (typisch/maximum)

Deze waarden garanderen dat data gepresenteerd op de D pin ten minste 100 ns voor de klokflank stabiel is en 60 ns daarna ongewijzigd blijft. Met een 1 MHz klok (1 µs periode), zijn de opbouw- en vasthoudmarges comfortabel voldaan.

Wanneer gekaskadeerd, voedt elke trap's uitgang (Q) de volgende trap's invoer (D). Omdat de propagatievertraging (200 ns) de vasthoudtijd overschrijdt, blijft de data geldig gedurende de overgang, wat betrouwbare operatie garandeert.

Hetzelfde concept geldt voor JK-flip-flops, waar Q J voedt en Q' K voedt om een equivalent schuifregister te vormen.

Een seriëel-in, seriëel-uit (SISO) schuifregister heeft een enkele datainvoer, een klokinvoer, en een enkele uitgang die verschijnt op de laatste trap. De intermediaire uitgangen zijn typisch niet blootgelegd, wat het onderscheidt van een seriëel-in, parallel-uit (SIPO) register.

Voor een drie-traps SISO register tonen de volgende golfformen hoe drie bits door de traps propageren, elk vertraagd met één klokcyclus.

Seriëel-In, Seriëel-Uit Apparaten van Texas Instruments

De volgende Texas Instruments onderdelen illustreren de boven besproken concepten:

• CD4006B – 18-bit SISO schuifregister
• CD4031B – 64-bit SISO schuifregister
• CD4517B – Dubbel 64-bit SISO schuifregister met interne taps

Dit zijn 4000-serie CMOS apparaten, werkend van 3V tot 15V op de positieve voeding (V_DD), met V_SS geaard. Typische maximum klokfrequenties zijn een paar megahertz, afhankelijk van voedingsspanning.

De CD4006B kan geconfigureerd worden als 18-bit register door de interne 4-bit en 5-bit traps te kaskaderen. De interne tap stelt een 4-bit uitgang beschikbaar voor toepassingen die een korter schuifregister vereisen.

De CD4031B biedt een vol 64-bit SISO schuifregister. Het bevat twee additionele uitgangen – Q₆₄ en Q₆₄' – en een half-trap vertraagde uitgang die half een klokcyclus achterloopt. Een mode-control invoer selecteert tussen twee databronnen (data 1 of data 2), wat data recirculatie mogelijk maakt wanneer gewenst.

Wanneer mode-control hoog is, wordt de uitgang Q₆₄ teruggerouteerd naar de datainvoer, wat een 64-cyclus feedback-lus creëert. Dit kan nuttig zijn voor het implementeren van herhalende patronen of circulaire buffers.

De CD4517B levert twee onafhankelijke 64-bit schuifregisters (secties A en B). Elke sectie heeft een eigen klok, datainvoer, en write enable (WE). Interne taps op 16, 32, en 48 traps staan flexibele herconfiguratie toe voor 16-bit, 32-bit, of 48-bit registers.

Bijvoorbeeld, sectie B configureren als 16-bit register inhoudt WE_B aan ground binden, klok leveren op CL_B, en de vertraagde uitgang lezen van Q_16B. Sectie A kan gelijktijdig als vol 64-bit register gebruikt worden door hetzelfde principe te volgen.

GERELATEERDE WERKBLADEN

• Schuifregisters Werkblad