Parallel-naar-Serieel Schuifregisters (PISO): Ontwerp, Operatie en Toepassingen

Parallel-naar-Serieel (PISO) schuifregisters breiden de functionaliteit van seriëel-in/seriëel-uit (SISO) apparaten uit door alle traps data simultaan te laten laden. Deze capaciteit is essentieel voor het converteren van parallele data – elk bit op zijn eigen draad – naar een seriële stroom voor efficiënte communicatie.

Een PISO-register slaat een datawoord op, en schuift het dan uit één bit per klokcyclus, met een totale vertraging gelijk aan het aantal traps vermenigvuldigd met de klokperiode. Omdat de data parallel geladen kan worden voordat het schuiven begint, is het register ideaal voor hoge-snelheid data-acquisitie en communicatie-interfaces.

Hieronder bekijken we gedetailleerd een drie-traps PISO schuifregister, de kerncomponenten waarvan zijn:

• Type-D flip-flops voor data-opslag.
• EN-OF selectors die kiezen tussen parallel laden en seriëel schuiven.

Realistische apparaten hebben typisch 4, 8, of 16 traps. Het diagram hieronder illustreert een drie-traps voorbeeld.

Wanneer het SHIFT/LD' signaal laag is, schakelen de NAND-poorten bovenaan het parallel-laadpad in. Data op invoeren D_A, D_B, en D_C wordt doorgegeven aan de corresponderende D-flip-flop invoeren. Op de volgende stijgende klokflank worden alle drie bits simultaangekapt – een proces bekend als synchroon laden.

Omgekeerd, wanneer SHIFT/LD' hoog is, activeren de lagere NAND-poorten het schuifpad: de seriële invoer SI voedt de eerste trap, elke flip-flop's uitgang voedt de volgende trap's invoer, en de finale uitgang verschijnt op SO. Opvolgende klokflanken schuiven het woord rechts, emittèrend één bit per cyclus.

Golfformen illustreren de overgang van parallel laden naar seriëel schuiven:

In de praktijk moet het SHIFT/LD' signaal laag blijven voor een kort venster rond de klokflank om setup- en hold-tijden te voldoen. Een iets bredere puls wordt vaak gebruikt voor eenvoud.

Waarom zowel SI en SO pinnen includeren? Ze stellen cascading van meerdere schuifregisters in staat om brede shifters te creëren of om te interfaceren met seriële randapparaten zoals microprocessoren en sensoren.

Gewone PISO Apparaten van Texas Instruments

• SN74ALS166 – 8-bit, synchroon laden
• SN74ALS165 – 8-bit, asynchroon laden
• CD4014B – 8-bit, synchroon laden
• SN74LS647 – 16-bit, synchroon laden

Voor volledige apparaatspecificaties, raadpleeg de gelinkte datasheets.

De SN74ALS166 implementeert bijvoorbeeld een 8-traps synchrone PISO. De pinnen zijn gelabeld A–H voor datainvoeren, SER voor seriële invoer, SO voor seriële uitgang, en SH/LD' voor moduscontrole. De CLKINH pin stelt de klok in om geïnhibeerd te worden wanneer hoog.

Het begrijpen van het ANSI-symbool is waardevol: het bovenste blok bevat de moduscontroles (M1 voor schuiven, M2 voor laden, C3/1 voor klok). De 8-traps shifter is gelabeld SRG8, en de seriële invoer SER wordt geregeld door het laadsignaal en de klok.

Asynchroon vs. Synchroon Laden

Asynchroon laad registers, zoals de SN74ALS165, gebruiken de flip-flop's preset (Set) en clear (Reset) pinnen om data onafhankelijk van de klok te laden. Wanneer SH/LD' laag is, wordt de Set-pin gedreven door de datainvoer terwijl de Reset-pin hoog gehouden wordt. De data verschijnt direct in het register, wat asynchroon laden nuttig maakt wanneer een klokpuls onbeschikbaar of onnodig is.

In synchrone apparaten controleert de SHIFT/LD' lijn of data geladen of geshift wordt, en de klok synchroniseert de actie. Deze modus is in moderne ontwerpen bevorzugd voor haar timing-voorspelbaarheid.

Praktische Toepassingen

Een veelvoorkomend gebruik van een PISO-register is het uitlezen van een bank schakelaars of toetsenbladen met een microprocessor die beperkte I/O-pinnen heeft. Bijvoorbeeld, een negen-toets toetsenblok kan gescand worden door een PISO-register, wat de benodigde draden van negen tot drie reduceert.

In automotive en industriële instellingen verbetert deze draadreductie betrouwbaarheid door potentiële foutpunten te minimaliseren. De seriële interface van het schuifregister stelt ook communicatie met andere seriële apparaten zoals ADCs, sensoren, of geheugenmodules in.

Om dit te implementeren, verbind de schuifregister's parallele invoeren met de schakelaarcontacten, pull ze op naar +5V met weerstanden, en controleer LD/SH' vanaf de microprocessor. Na laden, genereer schuifpulzen om elk bit van de SO lijn te lezen.

Voor complexere datastromen, kaskadeer additionele schuifregisters of interfaceer met speciale seriële randapparaten.

Zie ook: Schuifregisters Werkblad