Vergelijkende analyse van negatieve‑capaciteit FETs over MOS‑capaciteiten

Methoden

De belangrijkste fabricage‑stappen van Ge NCFETs worden getoond in Fig. 1a. Vier‑inch n‑Ge(001) wafers met een resistiviteit van 0,088–0,14 Ω·cm werden als start‑substraten gebruikt. Na pre‑gate‑reining werden Ge‑wafers geladen in een ultra‑hoog‑vacuüm‑kamer voor oppervlakte‑passivering met Si₂H₆. Twee passiveringsduur van 40 en 60 min werden gebruikt. Vervolgens werd een TaN/HZO/TaN/HfO₂‑stack gedeponeerd. De diktes van de HfO₂‑dielektrische laag en HZO FE‑laag zijn respectievelijk 4,35 en 4,5 nm. Na gate‑patronering en ‑etsen werden bron/drain (S/D) regio's geïmplanteerd met boor‑ionen (B⁺) bij een energie van 30 keV en een dosis van 1 × 10¹⁵ cm⁻². S/D‑metaal Nickel werd gevormd met een lift‑off‑proces. Ten slotte werd snelle thermische annealing bij 450 °C gedurende 30 s uitgevoerd. Een controle‑MOSFET met TaN/HfO₂‑stack werd ook gefabriceerd. Figuren 1b en c tonen de schema's van de gefabriceerde NCFET en controle‑MOSFET respectievelijk. De interne metalen gate in de gefabriceerde NCFET compenseert het potentiaal aan het kanaaloppervlak, wat de MFMIS‑structuur genoemd wordt.

a Sleutel‑processtappen van gefabriceerde NC‑apparaten. De schema's van de gefabriceerde b NCFET en c controle‑MOSFET

Resultaten en discussie

Figuur 2a toont de gemeten I_DS‑V_GS curves van een paar NCFET en controle‑MOSFET met 40 min oppervlakte‑passivering. Beide apparaten hebben een gate‑lengte L_G van 3,5 µm. Het NC‑apparaat met 40 min passivering heeft een aanzienlijk verbeterde I_DS ten opzichte van de controle‑MOSFET. De transfer‑curves van de NCFET vertonen een niet‑hysterese‑kenmerk. Punt‑SS versus I_DS curves in Fig. 2b tonen aan dat de NC‑transistor een verbeterde SS heeft ten opzichte van het controle‑apparaat, hoewel SS van sub‑60 mV/decade niet voorkomt. Figuur 2c toont dat de NC‑transistor een aanzienlijk verhoogde lineaire transconductantie G_m verkrijgt ten opzichte van het controle‑apparaat bij V_DS van −0,05 V. Figuur 3 vergelijkt de elektrische prestaties van NCFET en controle‑MOSFET met oppervlakte‑passivering van 60 min. Op dezelfde manier zijn de I_DS, punt‑SS en G_m van de NCFET superieur aan die van de controle‑MOSFET.

a De gemeten I_DS‑V_GS curves van de NCFET en controle‑MOSFET met 40 min passivering. Vergelijking van b punt‑SS versus I_DS en c G_m‑karakteristieken tussen NC‑FET en controle‑MOSFET

a De gemeten I_DS‑V_GS curves van de NCFET en controle‑MOSFET met 60 min passivering. Vergelijking van b punt‑SS versus I_DS en c G_m‑karakteristieken tussen NCFET en controle‑MOSFET

Figuur 4a toont de statistische resultaten van de dryfstroom van NCFETs en controle‑MOSFETs bij V_DS van −0,05 V en V_GS‑V_TH = −1,0 V. NCFETs tonen 18,7% en 35,6% verbetering in I_DS voor de 60 min en 40 min oppervlakte‑passivering respectievelijk, in vergelijking met de controle‑apparaten. Er wordt gespeculeerd dat de NCFETs met 40 min passivering een betere matching tussen C_MOS en C_FE hebben dan de NC‑apparaten met 60 min. Figuur 4b toont dat NCFETs 26,4% en 51,3% verbetering in maximale transconductantie G_m,max behalen voor 60 min en 40 min oppervlakte‑passivering respectievelijk, in vergelijking met de controle‑apparaten. Het is te zien dat de controle‑MOSFETs met oppervlakte‑passivering van 40 min een hogere I_DS en G_m,max hebben dan de apparaten met 60 min passivering, wat te wijten is aan de grotere C_MOS geïnduceerd door de kleinere equivalente oxidedikte (E_OT). De interne metalen gate biedt een equipotentiaal‑vlak; het apparaat kan equivalent gemodelleerd worden als een capacitieve spanningsdeler. De totale capaciteit C_G is een serie van C_FE en C_MOS. De interne gate‑spanning wordt versterkt door het NC‑effect. De interne spanningsversterkingscoëfficiënt β = |C_FE| / (|C_FE| − C_MOS) bereikt het maximum wanneer |C_MOS| = |C_FE| [20, 21]. Het bereiken van geoptimaliseerde matching van C_FE en C_MOS is de voorwaarde voor verbetering van de aan‑stroom.

De statistische a I_DS en b G_m resultaten van NCFETs en controle‑MOSFETs met 40 en 60 min passiveringsduur

De geëxtraheerde V_int versus gate‑spanning V_GS curves worden getoond in Fig. 5a. V_int van de NC‑transistor kan geëxtraheerd worden op basis van de hypothese dat de I_DS‑V_int curve van de NC‑transistor exact identiek is aan de I_DS‑V_GS curve van het controle‑apparaat. De interne spanningsversterkingscoëfficiënt dV_int/dV_GS wordt getoond in Fig. 5b. dV_int/dV_GS > 1 wordt bereikt in een brede V_GS‑bereik voor de NCFET met 40 min oppervlakte‑passivering, wat bijdraagt aan een steilere SS dan het controle‑apparaat tijdens het meetproces, wat te wijten is aan lokale polarisatie‑schakeling [22]. Dit is consistent met de eerdergenoemde resultaten in Fig. 2b. Voor de NCFET met 60 min passivering wordt dV_int/dV_GS > 1 bereikt tijdens het bereik V_GS < 0 V voor de dubbele sweeping van V_GS, wat in overeenstemming is met de verhoogde SS in Fig. 3b.

a Geëxtraheerde V_int als functie van V_GS curves. b De interne spanningsversterkingscoëfficiënt versus V_GS curves

Figuur 6a toont de geëxtraheerde C_MOS versus V_GS curves voor de NC‑transistor, gebaseerd op de V_int‑V_GS in Fig. 5a en de C_G‑V_GS curves van controle‑MOSFETs. De geëxtraheerde C_MOS komt goed overeen met de gemeten C_G, wat de geldigheid van de berekeningsmethode aantoont. De C_FE en C_MOS versus V_FE curves worden afgebeeld in Fig. 6b. Vanaf het begin van het NC‑effect overschrijdt de absolute waarde van de negatieve C_FE van de transistor C_MOS voor dubbele sweeping van V_GS constant in Fig. 6b. |C_FE| > C_MOS en C_FE < 0 kunnen hysteresis‑vrije kenmerken veroorzaken, en de matching van C_MOS en C_FE is gunstig voor logica‑toepassingen [23, 24]. Hysteresis‑vrije kenmerken in Fig. 2a en 3a worden waargenomen als gevolg van alle domein‑matching en geremde lading‑vanging [25]. Stabile polarisatie‑schakeling is verantwoordelijk voor de niet‑hysterese‑kenmerken [26]. Verder is de grote interne gate‑winst dV_int/dV_G > 1 toe te schrijven aan de kleine discrepantie tussen |C_FE| en C_MOS in de sub‑drempel‑regio, wat resulteert in de steile SS van het NC‑apparaat. Tegelijkertijd is er een betere matching tussen C_FE en C_MOS voor de NCFET met 40 min passivering dan voor de NCFET met 60 min passivering. Dit biedt direct bewijs dat de NCFET met 40 min passivering betere elektrische prestaties bezit dan de NCFET met 60 min passivering. De FE‑polarisatie verandert de V_FE; dus de lading van FE varieert. De totale lading vermenigvuldigt zich, wat toegeschreven wordt aan de FE‑polarisatie naast de toename van V_GS. Met andere woorden, voor een gegeven V_GS neemt de lading in het kanaal toe, zodat de I_DS verbetert. Als gevolg verschijnt de steile SS van de transfer‑karakteristiek in de experimenten.

a Gemeten C_G en geëxtraheerde C_MOS als functie van V_GS. b C_FE en C_MOS versus V_FE curves

Conclusies

Hysteresis‑vrije transfer‑karakteristieken zijn verkregen voor de NCFETs met 40 en 60 min passivering. NC Ge pFETs met 40 min passivering hebben betere elektrische kenmerken dan het NC‑apparaat met 60 min passivering in experimenten. We demonstreren ook het NC‑effect van HZO‑gebaseerde NCFETs. Voor NCFETs worden steile SS en dV_int/dV_GS > 1 verkregen. De NCFET met 40 min passivering heeft een goede matching tussen C_FE en C_MOS bereikt, wat bijdraagt aan de niet‑hysterese‑kenmerken. De verschillende NC‑gedragingen worden beschouwd als gerelateerd aan de microscopische domeinwand‑schakeling in de FE‑dunne lagen.

Beschikbaarheid van data en materialen

De datasets die de conclusies van dit artikel ondersteunen zijn in het artikel opgenomen.

Afkortingen

B⁺ :

Boor‑ionen

E_OT :

Equivalente oxidedikte

FETs:

Veld‑effect‑transistoren

HZO:

HfZrO_x

IC:

Geïntegreerde schakeling

I‑MOS:

Impact‑ionisatie metal‑oxide‑semiconductor

MOS:

Metal oxide semiconductor

NC:

Negatieve capaciteit

NCFET:

Negatieve capaciteit veld‑effect‑transistor

NEMFET:

Nano‑electro‑mechanische FET

S/D:

Bron/drain

SS:

Subthreshold swing