Hoe VHDL-variabelen in Modelsim te bekijken tijdens simulatie
Hoe u VHDL-variabelen op uw simulatiegolfvorm kunt zien
Modelsim heeft een manier om uw VHDL-variabelen tijdens een simulatie te bekijken, maar ze maken het niet gemakkelijk om dit te doen. In Modelsim zijn dit de Objecten venster geeft nooit variabelen weer.
Modelsim-objectenvenster, geen variabelen
Variabelen kunnen worden ingeschakeld door eerst processen weer te geven. Dit doet u door met de rechtermuisknop te klikken op het ontwerp waarvan u de variabelen wilt bekijken. Ga naar Weergeven en vink Processen aan worden getoond.
Hoe u uw processen in uw ontwerp kunt zien
Zodra dat is gebeurd, worden onder uw ontwerp procesnamen weergegeven (wat een van de redenen is waarom het een goed idee is om uw processen te labelen).
Processen zijn zichtbaar
Nu moet je Locals bekijken . Een variabele is een lokaal omdat deze niet bestaat binnen het proces waarin deze is gemaakt. Het is lokaal voor één proces. Dit gebeurt in de Weergave menu in Modelsim. Zorg ervoor dat Locals is aangevinkt.
Hoe u Locals kunt inschakelen in Modelsim
Nu zou u uw variabelen moeten kunnen zien. Klik op het proces dat de variabelen heeft gemaakt die u wilt bekijken. U zou alle variabelen die lokaal zijn voor dat proces moeten zien verschijnen in het Locals-venster. Om deze variabelen in uw golfvormvenster te zien, klikt u erop en sleept u ze naar het Modelsim-golfvormvenster.
Variabelen zichtbaar in het Modelsim Locals-venster
De laatste afbeelding toont een golfvorm met variabelen erin. Als u merkt dat u dezelfde simulatie keer op keer uitvoert, probeer dan de golfvorm op te slaan als een .do-bestand, zodat u deze stappen in de toekomst niet hoeft te herhalen om variabelen aan uw Modelsim-golfvormvenster toe te voegen.
Variabele weergegeven in Modelsim-golfvormvenster
VHDL
- Formele verificatie in VHDL met PSL
- Een While-Loop gebruiken in VHDL
- Ondertekend versus niet-ondertekend in VHDL
- Een PWM-controller maken in VHDL
- Een procedure gebruiken in VHDL
- Records - VHDL-voorbeeld
- Hoe een VHDL-simulator en -editor gratis te installeren
- VHDL dubbele 7-segment displaycontroller voor Pmod SSD – eenvoudige FPGA-integratie
- Een geklokt proces maken in VHDL
- Basis VHDL Quiz – deel 3
- Hoe maak je een signaalvector in VHDL:std_logic_vector