Ta₂O₅/TaOx bi-laag via laagtemperatuur-annealing verbetert CBRAM-betrouwbaarheid

Samenvatting

Bi-laag architecturen worden routinematig toegepast om de betrouwbaarheid van conductive-bridge random-access memory (CBRAM) te verbeteren. Hier introduceren we een kosteneffectieve, CMOS-compatibele methode die een Ta₂O₅/TaOx bi-laag genereert door een laagtemperatuur-annealing. De TaOx-bovelaag fungeert als externe weerstand die de set-stroom beperkt, wat self-compliance mogelijk maakt en de overshoot elimineert die de hoge-weerstandstoestand (HRS) en lage-weerstandstoestand (LRS) verdelingen verbreedt. Daardoor is de LRS-retentie aanzienlijk verbeterd dankzij defect-annealing binnen de schakelfilm. Deze benadering biedt een eenvoudige route om CBRAM-betrouwbaarheid te versterken.

Inleiding

Conductive-bridge resistive-switching memory (CBRAM) is een veelbelovende next-generation niet-vlatige geheugentechnologie, gewaardeerd voor zijn uitzonderlijke schaalbaarheid, minimale structurele complexiteit, compatibiliteit met 3D-integratie en snelle schakelsnelheden. Ondanks deze voordelen blijven betrouwbaarheidsissues—vooral dataretentie en uithoudingsvermogen—de belangrijkste obstakels voor commerciële implementatie. Structuur-engineering heeft zich voorgedaan als de effectiefste strategie om deze uitdagingen te mitigeren. Bijvoorbeeld, Zhao et al. introduceerden een nanoporöse grafene-interlaag die kation-injectie beperkt en de apparaatprestaties aanzienlijk verbetert, hoewel de fabricagecomplexiteit CMOS-integratie hindert. Gong et al. demonstreerden een CMOS-compatibele, zelf-uitgelijnde CuSiN-interfacielaag die LRS-retentie verbetert. Op dezelfde manier gebruikten Cao et al. een TiN-barrière om filament-uitgroei te onderdrukken en negatief-SET-gedrag te elimineren. Hoewel deze bi-laag ontwerpen de betrouwbaarheid succesvol verbeteren, vereisen ze vaak complexe processtromen of verminderde programmeersnelheid.

Hier presenteren we een CMOS-compatibele, laagtemperatuur-annealing techniek die spontaan een Ta₂O₅/TaOx bi-laag vormt. De resulterende structuur verbetert niet alleen de betrouwbaarheid maar behoudt ook de programmeersnelheid door een aparte vormingsstap te vermijden. We tonen aan dat de TaOx-laag fungeert als een serie-weerstand die self-compliance afdwingt tijdens set-operaties, waardoor filament-uitgroei onderdrukt wordt en de HRS/LRS-verdelingen gestabiliseerd worden.

Methoden

Apparaatfabricage begon met een 1 µm-diameter wolfraam (W) plug dienend als bodemelektrode (BE) na chemisch-mechanische polishing. Een 5 nm Ta-film werd gedeponeerd via DC-magnetron sputtering en vervolgens geoxideerd in een plasma-versterkte chemische dampdepositie (PECVD) kamer bij 350 °C gedurende 300 s in O₂, wat Ta₂O₅ opleverde. Een 40 nm koper (Cu) topelektrode (TE) werd vervolgens gesputterd en gepatenteerd door lithografie. Celdefinitie werd bereikt door reactieve ionenetsen in een SF₆/C₃F₈ mengsel met de TE als hard mask, gevolgd door BE-isolatie met behulp van de Al-pad. Ten slotte werd een CMOS-compatibele laagtemperatuur-annealing bij 400 °C gedurende 30 min toegepast op de hele stack, wat de vorming van de TaOx-bovelaag induceerde. Apparaatdimensies werden gedicteerd door het 1 µm² BE-oppervlak. Voor vergelijking werd ook een niet-geannealde referentie gefabriceerd. Elektrische karakterisering gebruikte een Keithley 4200-SCS halfgeleider parameteranalysator, met spanning toegepast op de Cu TE terwijl de W BE geaard was.

Resultaten en discussie

Röntgenfotoelektronenspectroscopie (XPS) werd gebruikt om de chemische toestanden van Ta en O in de Ta₂O₅-films voor en na annealing te onderzoeken. De oppervlaktespectra onthulden een karakteristieke Ta₂O₅ 4f-dubblet (bindingsenergieën 26,70 eV en 28,60 eV) wat de aanwezigheid van volledig geoxideerd Ta aangeeft (Fig. 1a). Diepteprofieling toonde aan dat, onder het oppervlak, metallische Ta-pieken (22,33 eV en 23,96 eV) verschenen in het niet-geannealde monster, wat onvolledige oxidatie bevestigde. Na annealing toonden de spectra coëxistentie van Ta₂O₅ en Ta⁴⁺ toestanden tot ~4 nm diepte, met een geleidelijke reductie van het Ta⁵⁺ component en een uniforme O-signaal doorheen de film (Fig. 1d–f). Deze resultaten tonen aan dat de annealing geadsorbeerde zuurstof omzet in roosterzuurstof, vormend een ~3,5 nm TaOx-bovelaag atop de 4 nm Ta₂O₅.

Figuur 2a,b vergelijken de I–V karakteristieken van Cu/Ta₂O₅/W apparaten met en zonder annealing onder een DC-sweep. Beide apparaten starten in een hoge-weerstandstoestand (R_initial ≈ 10⁹ Ω en 10¹⁰ Ω, respectievelijk), met het geannealde apparaat een hogere R_initial door de dikkere oxide. Belangrijk is dat de geannealde cel geen aparte vormingsstap vereist. In het niet-geannealde apparaat wordt de LRS abrupt bereikt bij een kritieke spanning, vergezeld van een overshoot die een RESET-stroom oplevert ver boven de compliance-limiet. Deze instabiliteit manifesteert zich als een sterk variabel HRS/LRS-venster (~20× over 200 cycli, Fig. 3b). Integenstelling tot, toont de geannealde cel een geleidelijke stroomtoename die natuurlijk clamp bij de compliance-stroom, overshoot elimineert en een stabiel geheugenvenster van ~10⁴× over cycli bereikt (Fig. 2b).

De afwezigheid van overshoot in het geannealde apparaat wordt verder bevestigd door de smalle I_RESET-verdeling en zijn uitlijning met de I_SET-waarden (Fig. 3a). Apparaat-tot-apparaat uniformiteit gekwantificeerd door R_ON en R_OFF te meten over 20 cellen. De geannealde apparaten vertoonden R_ON waarden tussen 10⁴ Ω en 10⁵ Ω, terwijl de niet-geannealde apparaten 10² Ω tot 10⁵ Ω bespoelden, wat de serieweerstand weerspiegelt bijgedragen door TaOx. De standaarddeviatie van R_OFF daalde van 4,84 tot 1,39, wat de verbeterde uniformiteit onderstreept.

Cyclussen onder DC-omstandigheden onthulden dat het niet-geannealde apparaat zijn HRS/LRS-verhouding verliest na ~10⁴ cycli, met incidentele zachte fouten (Fig. 4a). In schril contrast behoudt het geannealde apparaat een robuuste ~10⁴ verhouding over 10⁶ cycli (Fig. 4b). Puls-modus uithoudingstesten, geoptimaliseerd voor 3 V/100 ns (SET), –2 V/200 ns (RESET) en 0,1 V/50 ns (READ), bevestigen de superieure duurzaamheid van de geannealde structuur (Fig. 4c,d). De verbeterde uithouding wordt toegeschreven aan de TaOx-laag's onderdrukking van filament-uitgroei in de tegen-elektrode, wat anders RESET belemmert en negatief-SET-gedrag induceert.

Retentietesten bij 150 °C demonstreren dat niet-geannealde apparaten falen binnen 10⁴ s, terwijl geannealde cellen zowel HRS als LRS behouden over het hele meetvenster (Fig. 5a,b). Een Arrhenius-analyse extrapoleert een 85 °C levensduur van ≈ 10 jaar voor de geannealde apparaten, consistent met state-of-the-art CBRAM-prestaties. De verbeterde retentie wordt toegeschreven aan defect-annealing die Cu-ion diffusie vertraagt.

Figuur 6 illustreert het schakelmechanisme. In de niet-geannealde stack (Cu/Ta₂O₅/Ta/W) migreren Cu-ionen door Ta₂O₅, vormend een geleidend filament dat tijdens SET uitgroeit in de tegen-elektrode. Tijdens RESET driften residuele Cu⁺ ionen terug, leaving een gedeeltelijk filament-tip en HRS-variabiliteit reducerend. In de geannealde stack (Cu/Ta₂O₅/TaOx/W) presenteert de hoge-weerstand TaOx-laag een diffusiebarrière (Cu-diffusiviteit ≈ 4,9 × 10⁻²⁰ cm² s⁻¹ vs. 1,0 × 10⁻⁶ cm² s⁻¹ in Ta), effectief filament-groei limiterend en een stabielere RESET opleverend.

Conclusies

Door een TaOx-bovelaag te integreren via een laagtemperatuur-annealing, fabriceren we een Ta₂O₅/TaOx bi-laag CBRAM die self-compliance, superieure HRS/LRS-uniformiteit en aanzienlijk verbeterde uithouding en retentie vertoont. Deze eenvoudige, CMOS-compatibele benadering biedt een kosteneffectieve route om te voldoen aan de betrouwbaarheidseisen van next-generation niet-vlatig geheugen.

Afkortingen

CBRAM:

Conductive bridge random access memory

HRS:

Hoge-weerstandstoestanden

LRS:

Lage-weerstandstoestanden

NVM:

Niet-vlatig geheugen

PECVD:

Plasma-versterkte chemische dampdepositie

TE:

Topelektrode