IBM Wetenschapper Onthult Koolstofnanotube Technologie om Moore's Law te Verlengen
IBM Research wetenschapper Qing Cao onthult een breekbare methode om koolstofnanotubes te interconnectoren.
De dreigende vertraging van silicium-gebaseerde chips heeft lang onderzoekers gedwongen alternatieven te zoeken. IBM's Qing Cao claimt dat koolstofnanotubes (CNTs) - cilindrische vellen koolstof slechts een paar atomen wijd - een pad bieden naar kleinere, snellere en meer energie-efficiënte transistors die Moore's Law voor decennia kunnen handhaven.
Gereconcipieerd als Pioneer Under 35 door MIT Technology Review dit jaar, demonstreerde Cao hoe CNTs precies kunnen worden uitgelijnd in dichte arrays en vervolgens gebonden aan minuut metaal connectors. Deze techniek, gepresenteerd op TR's EmTech in Cambridge, MA, ebent de weg voor het schalen van CNTs om vandaag de silicium chip dimensies te matchen.
Wat zijn siliciums limieten, en hoe overstijgen CNTs ze?
Qing Cao: Huidige silicium chips huisvesten miljarden transistors op 22nm, en wij hebben al 7nm nodes gefabriceerd. Echter, silicium bereikt een fysieke barrière rond 5-6nm door quantum tunneling effecten. CNTs, met diameters van ongeveer 1nm (vier atomen wijd), maken apparaten op de 5nm schaal en daarbuiten mogelijk. Op deze dimensies kunnen CNT transistors twee keer zo snel opereren als silicium terwijl ze minder dan half de stroom consumeren.
Waarom zijn CNT chips nog niet gecommercialiseerd?
QC: Naarmate apparaatdimensies krimpen, moeten de interconnects die transistors verbinden ook kleiner worden. Het reduceren van metaal connectors onder 10nm verhoogt dramatisch weerstand, wat prestaties ondermijnt. Ons team bij het Thomas J. Watson Research Center heeft een robuuste chemische binding geëngineerd tussen CNT uiteinden en molybdeen draden, demonstrerend dat zelfs 40-atoom-wijde metaal verbindingen apparaatprestaties behouden.
Het bouwen van een volledige CNT wafer blijft een uitdaging. Wij hebben een self-assembly proces bedacht dat CNTs in side-by-side arrays over een wafer arrangeert, wat integratie van metaal contacten met minimale resistieve verlies mogelijk maakt. Deze combinatie zou chips kunnen opleveren die kleiner, sneller en meer energie-efficiënt zijn dan hun silicium tegenhangers, effectief Moore's Law verlengend.
Wanneer zouden we deze chips in consumentenapparaten kunnen zien?
QC: Wij anticiperen CNT-gebaseerde apparaten binnen de komende 10-15 jaar in producten te zien, Moore's Law handhavend voor tenminste de volgende twee decennia. Ons langetermijnvisie is om 1 triljoen transistors op een enkele processor te packen - meer dan de sterren in de Melkweg.
Nanomaterialen
- Spoorbandtransporteurs: Essentiële Oplossingen voor Efficiënte Afvalbeheer bij Bewerking
- Biljoenen Vooruit: Mondiaal Outlook Voor Bouw En Productie
- Bipolaire Transistoren: Symbolen, Typen, en Toepassingen
- Junction Field-Effect Transistors (JFETs): Gate Stroomrichting & N-kanaal vs P-kanaal
- Hybride Transistorontwerp: IGFET-BJT Combo voor Hoge Versterking en Lage Val
- CMOS Poort Schakelingen: Ontwerp, Operatie en Vergelijking met TTL
- Bipolaire knooppunttransistoren: structuur, werking en versterking
- Junction Field-Effect Transistors (JFET): ontwerp, werking en geavanceerde varianten
- Geïsoleerde-Gate Veld-Effect Transistoren (IGFETs) Begrijpen
- IBM Doorbraken in 7nm BEOL Technologie: EUV Lithografie en Kobalt Metallisatie Drijven Next-Gen Chips
- IBM Toont Zeven Doorbraken voor Chips Jenseits 7nm op SPIE