CMOS Poort Schakelingen: Ontwerp, Operatie en Vergelijking met TTL

Tot nu toe was onze analyse van transistor-logica schakelingen beperkt tot het TTL ontwerpparadigma, waarbij bipolaire transistoren gebruikt worden, en de algemene strategie van zwevende invoeren die equivalent zijn aan "hoog" (verbonden met V_cc) invoeren – en corresponderend, de toelaatbaarheid van "open-collector" uitgangstrappen – wordt gehandhaafd. Dit is echter niet de enige manier om logische poorten te bouwen.

Veld-Effect Transistoren

Veld-effect transistoren, met name de geïsoleerde-gate variant, kunnen in poortontwerp worden ingezet. Omdat ze spanning-gecontroleerd zijn in plaats van stroom-gecontroleerd, maken IGFETs eenvoudigere schakelingen mogelijk. Overweeg de inverter hieronder, gebouwd met P- en N-kanaal IGFETs:

 

 

Het label V_dd op de positieve voeding volgt dezelfde conventie als V_cc in TTL: het duidt de constante spanning aan die toegepast wordt op de drain van een veld-effect transistor, gerefereerd aan ground.

 

Poort Operatie met Enhancement-Mode IGFETs

Lage Invoer

Koppel de schakeling aan een voedingsbron en invoerschakelaar en observeer het gedrag. Let op dat deze IGFETs E-type (enhancement-mode) zijn en dus normaal uitstaan.

Ze gaan alleen aan wanneer de gate-naar-drain (of gate-naar-substraat) spanning de juiste polariteit heeft.

 

 

De bovenste transistor is P-kanaal. Wanneer de substraat positiever is dan de gate (gate negatief relatief tot substraat), verbetert het kanaal en vloeit stroom tussen source en drain. In de illustratie is de bovenste transistor aan, terwijl de lagere N-kanaal transistor uitstaat (nul gate-naar-substraat spanning).

Gevolgljik verbindt de uitgang stevig met V_dd en heeft een zeer hoge weerstand tot ground, wat een logische "hoog" (1) oplevert wanneer de invoer "laag" (0) is.

Hoge Invoer

Schakel de invoer naar de tegenovergestelde toestand:

 

 

Nu verzadigt de lagere N-kanaal transistor, terwijl de bovenste P-kanaal uitblijft. De uitgang wordt "laag" (0). De schakeling fungeert als een inverter (NOT poort).

Complementaire Metaal-Oxide-Semiconductors (CMOS)

MOSFETs gebruiken in plaats van bipolaire transistoren vereenvoudigt inverterontwerp aanzienlijk. De uitgang zweeft nooit – dankzij de natuurlijke "totem-pole" configuratie die zowel stroom kan bronnen als zinken.

De elegantie van deze poort voortvloeit uit het complementaire gebruik van P- en N-kanaal IGFETs. Zulke schakelingen worden geclassificeerd als CMOS (Complementary Metal-Oxide-Semiconductor).

Uitdagingen en Oplossingen in CMOS Poorten

In tegenstelling tot TTL, zijn CMOS-poorten gevoelig voor hoge spanningen van statische elektriciteit en kunnen per ongeluk in een logica-toestand gedreven worden als ze zweeven. Daarom moeten zwevende invoeren altijd vermeden worden.

Zwevende-Invoer Problemen

Overweeg een enkele-worp schakelaar die een invoer verbindt met V_dd of ground in één toestand, maar het zwevend laat in de andere:

 

 

Op dezelfde manier kan een open-collector TTL-uitgang (die zweeft wanneer hoog) een CMOS-invoer ongedefinieerd laten:

 

 

Pull-Up en Pull-Down Weerstanden

Om zwevende invoeren te stabiliseren, wordt een weerstand verbonden met V_dd (pull-up) of ground (pull-down). Een typische waarde is 10 kΩ, hoewel de exacte weerstand niet kritiek is.

Pull-up voorbeeld:

 

 

Pull-down voorbeeld:

 

 

Bij het interfaceren van een open-collector TTL-uitgang met een CMOS-invoer, is een pull-up weerstand vereist om de hoge toestand te definiëren:

 

 

Voor meervoudige-invoer CMOS-poorten vereist elke invoer zijn eigen pull-up of pull-down weerstand.

 

 

Meervoudige-Invoer CMOS Poorten Ontwerpen

CMOS NAND Poort

Hieronder is een typisch CMOS NAND schema:

 

 

Transistoren Q₁ en Q₃ vormen een serie P-/N-kanaal paar gecontroleerd door invoer A, terwijl Q₂ en Q₄ een vergelijkbaar paar vormen voor invoer B. De bovenste transistoren bronnen stroom van V_dd, de onderste transistoren zinken naar ground. De uitgang is hoog tenzij beide onderste transistoren simultaan geleiden, d.w.z. alleen wanneer beide invoeren hoog zijn.

Waarheidstabel Illustraties

Hieronder zijn visuele afbeeldingen van het NAND-poort gedrag voor alle vier invoercombinaties:

 

 

 

 

 

CMOS AND Poort

Een AND poort kan verkregen worden door een inverter-trap toe te voegen aan de uitgang van een NAND poort:

 

 

CMOS NOR Poort

Vergelijkbaar met de NAND, gebruikt een NOR poort vier MOSFETs maar rangschikt ze anders: twee serie bronnende transistoren en twee parallelle zinkende transistoren. De uitgang gaat hoog alleen wanneer beide invoeren laag zijn.

 

 

CMOS OR Poort

Door een inverter toe te voegen aan de uitgang van een NOR poort, wordt een OR-functie bereikt.

 

 

TTL vs. CMOS: Voor- en Nadelen

Zowel TTL als CMOS kunnen elke logische functie implementeren, maar ze verschillen significant in kernaspecten:

• Stroomverbruik: CMOS trekt vrijwel geen statische stroom, terwijl TTL een constante biasstroom verbruikt. Echter, CMOS-verbruik stijgt met schakelfrequentie; TTL-verbruik blijft relatief constant.
• Fan-Out: CMOS-invoeren trekken minimale stroom, wat een enkele poort in staat stelt om veel anderen te drijven. TTL fan-out is beperkt door stroom-gecontroleerde invoeren.
• Voedingsspanning Bereik: TTL opereert typisch op 4,75–5,25 V. CMOS beslaat comfortabel 3–15 V, dankzij de spanning-gecontroleerde MOSFETs.
• Snelheid: TTL overtreft over het algemeen CMOS omdat MOSFET-invoercapaciteit grotere RC-tijdconstanten introduceert, wat opstijg-/valtijden vertraagt.

CMOS Snelheid Verbeteren: B-Series Poorten

Om CMOS's langzamere respons te mitigeren, kunnen uitgangsbuffers ( twee gecascadeerde inverters) worden toegevoegd, wat de spanningsversterking verhoogt en overgangen versnelt. Hoewel logisch redundant, verbeteren de extra trappen de prestaties door signaalzwenkingen te versterken.

 

Overzicht

• CMOS logische poorten gebruiken MOSFETs in plaats van bipolaire transistoren.
• Invoeren zijn gevoelig voor statische elektriciteit en mogen niet zweeven.
• Pull-up/pull-down weerstanden lossen zwevende-invoer problemen op.
• CMOS verbruikt minder stroom dan TTL, maar verbruik stijgt met frequentie.
• CMOS-invoeren trekken veel minder stroom, wat hogere fan-out toestaat.
• CMOS opereert over een breder voedingbereik (3–15 V) versus TTL (4,75–5,25 V).
• CMOS heeft een lagere maximum frequentie door invoercapaciteit.
• B-Series poorten gebruiken gebufferde uitgangen om snelheid te verbeteren.

Gerelateerde Werkbladen

• Geïsoleerde Gate Veld-Effect Transistoren Werkblad
• CMOS Logische Poorten Werkblad