Bekijk de RTOS Revealed serie Dit artikel vervolgt de kijk op semaphores. Semaphore Utility Services Nucleus RTOS biedt vier API-calls die essentiële utilities voor semaphore-beheer bieden: een semaphore resetten, gedetailleerde semaphore-informatie ophalen, het totale aantal semaphores in een appl

Bekijk de RTOS Revealed serie Mailboxes werden in een eerder artikel geïntroduceerd als een van de meest voor de hand liggende inter-task communicatiemechanismen in Nucleus SE – direct na signals. Ze bieden een laag-kost, hoog-flexibele manier om simpele data tussen taken over te dragen. Mailboxes G

Sinds zijn debuut in 2011 is de ARMv8-architectuur alomtegenwoordig in mobiele apparaten. Voorspellingen van ARM Limiteds CEO projecteerden dat ARMv8-processors tot 25% van de wereldwijde markt zouden veroveren tot 2020. Natuurlijk is software-ondersteuning gevolgd, geëvolueerd door het overerven va

Redactienotitie: Max zoekt actief suggesties voor elektronische calculators en solvers om EEWebs toolkit te verbeteren. Laat ons weten welke tools u denkt dat een plek verdienen op onze gecureerde lijst. Soms verlicht een heldere vonk van inspiratie de dag – vandaags onthulling is geen uitzondering.

Als iemand die zowel een reeks crowdfunding-projecten heeft gelanceerd als ondersteund, ontvang ik frequent vragen van creators die hun prototypes willen stroomlijnen. Een dergelijk bericht kwam van Forrest Bao, die een open-source-project aancondigde dat belooft de noodzaak voor jumper wires tussen

Naarmate high-speed analog-to-digital converters (ADCs) in sampling rate zijn toegenomen, zo is het probleem van code errors – ook wel sparkle codes genoemd – in de ADCs output data toegenomen. Een code error gedefinieerd als een fout in de output code van een ADC die een gedefinieerde drempel overs

In mijn vorige artikel, Arm Cortex‑M low-power mode fundamentals, schetste ik de basale low-power states beschikbaar op elke Cortex‑M processor en hoe de WFI en WFE instructies te gebruiken om sleep te betreden. De volgende logische vraag is: hoe worden deze modes geïmplementeerd op echte microcontr

Power is de enkele grootste kosten-driver in semiconductor-ontwerp. Een chip die meer energie verbruikt, vereist grotere, duurdere batterijen voor draagbare apparaten, hogere-koeloplossingen, en robuustere power-distributiesystemen. Deze additionele componenten drijven fabricagekosten op, krimpen wi

Tegenwoordige elektronica eist compacte, laag-power packages die signaalverwerking, sensoren, imaging, en power management integreren – allemaal binnen steeds krapere dimensies en soms op flexibele substraten. Deze eisen dagen traditionele starre PCBs uit, wat ontwerpers duwt naar nieuwe geminiaturi

Sinds de dageraad van elektronica-ontwerp zijn bugs onvermijdelijk, en debugging is de essentiële discipline om fouten en errors te worstelen om te bepalen welke zal prevaleren – en hoe grondig. Debugging-technologie is even fascinerend geëvolueerd als de ontwerpen die het ondersteunt. Van simpele s

In moderne VLSI-ontwerpen is een betrouwbaar reset-mechanisme essentieel voor het vestigen van een bekende start-up state. Dit artikel onderzoekt de coördinatie-uitdagingen tussen asynchrone resets en synchrone klokken, en presenteert bewezen strategieën voor zowel ASIC als FPGA-omgevingen. Asynchro

Inleiding Asynchrone resets zijn de eerste verdedigingslijn in VLSI-circuits, waarborgend dat alle synchrone logica start vanaf een bekende state na power-up. Wanneer de release van het reset-signaal niet zorgvuldig gecoördineerd is met de klokdomeinen, kunnen ontwerpers intermittente, moeilijk te t

Er is een enorme hoeveelheid Real-Time Operating Systems (RTOS) online beschikbaar (zie een gecureerde lijst hier). Helaas zijn veel van die projecten nu achtergelaten of niet meer onderhouden. Van de paar die nog actief zijn, richten de meeste zich op een enkele microcontroller of een smalle famili

Onlangs organiseerde Brian Bailey een rondetafel die uitmondde in het tweedelige artikel Supporting CPUs + FPGAs. Experts discussieerden de evoluerende realiteit van systemen die FPGAs met CPUs fusioneren, met de nadruk op hoe verse design flows softwareontwikkelaars in staat stellen CPU-plus-FPGA p

Meer dan een decennium volg ik Achronix evolutie – van pioniers in asynchrone FPGA-fabrics tot de huidige cutting-edge embedded oplossingen die prestaties leveren die rivaliseren met een 2‑GHz synchroon apparaat, maar met een veel breder toepassingsbereik. In 2013 lanceerde Achronix de Speedster-fam

Hearables en echte draadloze stereo-oordopjes winnen snel tractie, maar hun volledige potentieel blijft grotendeels onbenut. Deze compacte apparaten beloven te herdefiniëren hoe we interageren met onze omgeving – biedend verbeterd gehoor, rijker genot en verhoogde veiligheid in het dagelijks leven.

Redactienotitie: Draadloos PCB-ontwerp kan zelfs de beste plannen in de war brengen als de RF-feedline niet correct is geëngineerd. Dit artikel, aangepast van EEWeb, beschrijft hoe Arira Designs Signal Integrity Group een 5 GHz gegrondde coplanaire golfgeleider (GCPW) aanpakte die onder de 50 Ω impe

In de afgelopen jaren hebben doorbraken in automatische spraakherkenning (ASR) stemmen van een gimmick veranderd in een primaire interface voor talloze apparaten. IEEE Spectrum noemde 2017 het jaar van spraakherkenning, en ZDNet rapporteerde van de CES dat stem de volgende grote computerinterface is

Tijdens mijn carrière heb ik talloze FPGA-oplossingen ontworpen voor een breed spectrum aan toepassingen. Helaas moest ik ook diverse projecten redden die van de rails waren gelopen. Hoewel elk geval betrekking had op verschillende toepassingen en teams, trad een herkenbaar patroon op: deze ontwerpe

5G – de vijfde generatie mobiele netwerken – beweegt snel van concept naar realiteit. Hoewel initiële implementaties in 2020 begonnen, zijn de standaarden nog steeds in evolutie, en blijven veel specificaties in flux. Maar wat belooft 5G precies? De NGMN Alliance schetst verschillende key-performanc