Software-Gedreven Power Analyse: Semiconductor Ontwerp Optimaliseren voor Efficiëntie

Power is de enkele grootste kosten-driver in semiconductor-ontwerp. Een chip die meer energie verbruikt, vereist grotere, duurdere batterijen voor draagbare apparaten, hogere-koeloplossingen, en robuustere power-distributiesystemen. Deze additionele componenten drijven fabricagekosten op, krimpen winstmarges, en kunnen marktsucces belemmeren. Zelfs net-aangesloten systemen – servers, storage-arrays, en netwerk-gear – betalen enorme operationele rekeningen; in sommige datacenters overstijgen stroomkosten de hardware-waarde over de levensduur van de apparatuur. Op extreme power-niveaus worden vloeistof-koeling en andere gesofisticeerde infrastructuur verplicht, wat kapitaal- en operationele kosten verder inflatieert. Consequent is het reduceren van gemiddeld stroomverbruik een universeel doel, terwijl het begrenzen van piekpower vaak een kritieke vereiste is om thermische falen te voorkomen.

Uitdagingen van Power Analyse

Om deze doelen te bereiken, gebruikt de industrie een spectrum van low-power technieken, van circuit-level optimalisaties tot applicatie-aware software-based power management. Echter, het evalueren van de echte impact van deze maatregelen vereist accurate schattingen van zowel gemiddelde als piekpower tijdens de design- en verificatie-fasen. Vertrouwen op post-fabricatie data is onacceptabel; het product kan al onlevensvatbaar of onherstelbaar beschadigd zijn. Daarom is robuuste pre-silicon power analyse – ideaal op meerdere project-mijlpalens – essentieel.

Traditionele electronic-design-automation workflows gebruiken simulatie voor functionele verificatie. Testbenches draaien een suite van checks die specifieke features oefenen, genererend switching-activity bestanden voor power-signoff tools. Deze tools combineren de activiteitsdata met technologie-library power-modellen om schattingen van gemiddeld en piekverbruik te produceren. De nauwkeurigheid van deze benadering hangt volledig af van de representativiteit van de simulatie-tests. Functionele verificatie suites zijn expres gefocust en vangen zelden de volledige breedte van real-world workloads. Constrained-random tests kunnen parallelle activiteit verhogen maar blijven nog steeds tekort aan realistische gebruikspatronen. De enige echt betrouwbare bron van switching-activiteit komt van het draaien van productiesoftware – inclusief besturingssystemen en gebruikersapplicaties – op het ontwerp.

Een volledige operating-system boot en meerdere applicaties in simulatie draaien zou miljarden klokcycli vereisen, wat onpraktisch is. Emulators daarentegen voeren routinematig miljarden cycli uit van OS-boot tot user-workloads. Emulatie levert de benodigde real-software activiteit, maar conventionele power-signoff tools zijn ontworpen voor duizenden, niet miljoenen of miljarden, cycli. Een nieuwe methodologie is vereist om betekenisvolle vensters van hoge activiteit uit de emulatie-run te extraheren en power-analyse op die segmenten te focussen (zie Figuur 1).

klik voor grotere afbeelding

Figuur 1. Power analyse met power windows (Bron: Synopsys)

Overstappen naar Software-Gedreven Power Analyse

De flow geïllustreerd in Figuur 1 begint met de emulator die een activiteitsprofiel genereert dat highligt welke delen van het ontwerp actief zijn over tijd. Dit profiel kan bekeken worden als een waveform of in elke hardware debug tool. Omdat power-signoff niet uitgevoerd kan worden op miljarden cycli, moeten gebruikers een of meer kritieke vensters identificeren – segmenten waar activiteit, en dus stroomverbruik, het hoogst is. Als elk venster miljoenen cycli beslaat, kan het gebruikt worden voor precise power analyse. Als benchmark moet de emulator een één-miljard-cyclus activiteitsprofiel produceren in ongeveer drie uur.