Multi-Layer SnSe Nanoflake Field-Effect Transistors met Au Ohmic-contacten met lage weerstand

Resultaten en discussie

Een kegelvormig SnSe-kristal (diameter, 30 mm; lengte, 70 mm) werd verkregen en wordt getoond in Fig. 1d-e. Het verkregen kristal werd in twee stukken verdeeld vanwege een scheur die optrad tijdens de extractie van het kristal uit de kwartsampul (figuur 1d). De kwaliteit van de gegroeide SnSe-kristallen werd gecontroleerd met behulp van een poederröntgendiffractometer (XRD, New D8-Advance, Bruker-AXS, Duitsland) met Cu Kα (λ = 1.5406 ). Afbeelding 2a toont het XRD-patroon van het vermogensdiffractiebestand (PDF) 48–1224 voor orthorhombische SnSe, samen met het patroon voor de kristallografische a as, die loodrecht staat op het gespleten vlak (100) van het SnSe-kristal. Zoals getoond in Fig. 2a, suggereert het XRD-patroon van enkelkristallijn SnSe sterk een enkelfasig orthorhombisch kristal met een ruimtegroep Pnma [31], wat wijst op een sterke voorkeursoriëntatie met (h00) reflecties, wat goed overeenkomt met een eerder rapport [32]. Bovendien waren de overheersende pieken (400) en (800), bij 2θ = 31,081° en 64.818°, respectievelijk, zoals weergegeven in Fig. 2a [33]. Zoals weergegeven in figuur 2b, onthulde energiedispersieve röntgenspectroscopie (EDX) de Sn:Se-atoomverhouding van 1:1, wat de stoichiometrische verhouding van Sn en Se bevestigt (inzet van figuur 2b). Insets van Fig. 2b tonen ook een scanning elektronenmicroscopie (SEM) afbeelding en EDX-mapping van een SnSe nanoflake FET met een apparaatdikte van 90 nm. Dit resultaat komt goed overeen met eerdere rapporten [24, 33]. Bovendien werd de elektrische geleidbaarheid van enkelkristallijn SnSe (inzet van figuur 2b) gemeten voor temperaturen van 30-300 K, met behulp van de conventionele vierpuntsprobe-methode. Figuur 2c toont de temperatuurafhankelijke elektrische geleidbaarheid van SnSe-eenkristallen langs drie verschillende kristallografische richtingen, wat wijst op vergelijkbaar temperatuurafhankelijk gedrag en anisotropiegedrag als gevolg van verschillende gatenmobiliteiten in SnSe langs de verschillende axiale richtingen. Zoals weergegeven in Fig. 2c, is de elektrische geleidbaarheid langs de b - en c -as bij 300 K is vastgesteld op ~6.00 S cm ⁻¹ , wat ~2,2 keer groter is dan die voor de a -as (~ 2,7 S cm ⁻¹ ). Dit resultaat komt goed overeen met eerdere resultaten voor monokristallijn SnSe [24]. In figuur 2c wordt de temperatuurafhankelijke elektrische geleidbaarheid van enkelkristallijn SnSe getoond voor het halfgeleiderbereik (30-100 K) en voor het metallische bereik (> 100-300 K). Boven 100 K vertoonden de gegroeide SnSe-kristallen een metaaltransportgedrag, in overeenstemming met eerdere waarnemingen [24].

een XRD-patroon van SnSe-eenkristallen, met een duidelijke (h00) diffractie. b EDX-spectrum van de SnSe-eenkristallen. Inzet toont de gedetailleerde informatie over de atomaire verhouding van Sn en Se. Inzetstukken vertonen een SEM-afbeelding en EDX-mapping van een SnSe-nanoflake-FET met een apparaatdikte van 90 nm. c Temperatuurafhankelijke elektrische geleidbaarheid van de SnSe-eenkristallen, voor temperaturen van 30-300 K, gemeten met de vierpuntsprobe-methode

SnSe FET-apparaten werden als volgt gefabriceerd. Eerst werden SnSe-nanovlokken mechanisch geëxfolieerd op een 300 nm dikke SiO₂ /p ⁺⁺ Si-substraat van enkele SnSe-kristallen, gemakkelijk te splitsen in het (100) vlak met behulp van de bekende plakbandmethode (Fig. 1e) [26, 27, 34]. Metingen van elektrisch transport in als voorbereide individuele SnSe-nanoflakes-FET's werden uitgevoerd bij kamertemperatuur in de back-gated FET's-configuratie. Figuur 3a toont schematisch op SnSe nanoflake gebaseerde FET-apparaten met een achterpoort met een groot oppervlak. In deze studie werden twee SnSe-nanoflakes (70- en 90-nm dikke SnSe-nanoflakes) bereid op de SiO₂ /Si-substraat. De SnSe-FET's werden vervaardigd met behulp van de standaard elektronenstraallithografiemethode gevolgd door twee soorten metallisatie, namelijk Au (dikte, 100 nm) en Ti/Au (dikte, 10/100 nm) werden beschouwd als ohmse contacten op SnSe-nanoflakes. Vóór het metallisatieproces werd gebufferd oxide-etsen (BOE) uitgevoerd om de polymeer- en oxideresten op de oppervlakken van de nanovlokken te verwijderen. Figuur 3b toont een optisch beeld van een SnSe-nanoflake-FET met een apparaatdikte van 90 nm. De dikten van de SnSe-nanovlokken werden gemeten met behulp van een atomaire krachtmicroscoop (AFM) bij kamertemperatuur (figuur 3c-d). Zoals getoond in Fig. 3b en inzet van Fig. 2b, had de gefabriceerde 90 nm dikke SnSe FET de kanaallengte (L ) van 5 μm en breedte (B ) van 4,71 μm, terwijl voor de 70 nm dikke SnSe FET L was 5 μm en W was 6 urn. Alle stroom-spanning (I -V ) kenmerken werden gemeten met behulp van een halfgeleiderparameteranalysator (HP 4155C, Agilent Technologies, VS) op een elektrisch afgeschermd sondestation bij kamertemperatuur. Afbeelding 4a toont de afvoerstroom (I _d ) als functie van de poortspanning (V _g ), voor de 90 nm dikke SnSe-nanoflake, voor de source-drain-spanningen (V _ds ) van -30, 0 en 30 V, bij kamertemperatuur, wat wijst op een duidelijk p-type halfgeleidergedrag, dat voornamelijk wordt toegeschreven aan de Sn-vacatures, zoals eerder gerapporteerd [15, 16, 22, 24, 35,36,37 ,38,39]. Het resultaat in figuur 4a houdt in dat metallische AU met zijn hoge werkfunctie naar verwachting zwakke ohmse contacten vormt op SnSe-nanovlokken, wat wijst op een lagere Schottky-barrière voor de geleidingsband van SnSe-nanovlokken. Een meer gedetailleerde bespreking, voor werkfuncties van verschillende metalen, zal later worden gegeven. Afbeelding 4b toont I _d vs. V _ds voor verschillende V _g , variërend van −40–40 V, in stappen van 10 V. Uit figuur 4b, de mobiliteit van de gaten (μ _p ) is vastgesteld op ~2,7 cm ² /V s, verkregen van μ p = t _m [L ⁄ (WC _os V ds)], waar t _m is de trans-conductantie (=dI _d /dV _g = 2.89 × 10 ^− 8 A /V ), L is de lengte (~5,1 μm), W is de breedte (~4,75 μm), V _ds is de drain-source spanning (~1 V) van de SnSe FET, en C _os (=ε _r ε ₀ /d = 11.5 nF/cm ² ) met ε _r (de diëlektrische constante) van 3,9 en d (de dikte van de oxidelaag) van 300 nm is de capaciteit per oppervlakte-eenheid van de back-gated SnSe nanoflake FET. De geëvalueerde mobiliteit van de gaten van de mechanisch geëxfolieerde SnSe-nanoflake-FET's is veel kleiner dan die van dunne epitaxiale SnSe-films (~60 cm ² /V s) bereid door gepulseerde laserdepositie op MgO-substraten met behulp van Se-rijke doelen [40]. De hier verkregen waarde is echter ~1,8 keer groter dan die verkregen voor monokristallijne SnSe-nanoplaten (~1,5 cm ² /V s) [33]. Zo'n relatief lage gatenmobiliteit kan worden toegeschreven aan een sterke fononverstrooiing als gevolg van de Sn-vacatures op het SnSe-oppervlak [18, 36, 41, 42] en een relatief hoge Schottky-barrière op het Au-metaal-SnSe-nanoflake-interface.

een Schema van een mechanisch geëxfolieerde SnSe nanoflake FET op een SiO₂ /p ⁺⁺ Si substraat. b Optisch beeld van een gefabriceerde SnSe nanoflake FET die werd gebruikt voor metingen van elektrisch transport. c AFM-beeld van een SnSe-nanoflake op een SiO₂ /Si-substraat. d AFM-hoogteprofiel van een SnSe-nanoflake, voor het schatten van de dikte van en het fabriceren van FET-apparaten

een Afvoerstroom (I _d ) als functie van de aangelegde source-drain-spanning (V _ds ), voor de poortspanningen (V _g ) van -30, 0 en 30 V, voor een 90 nm dikke SnSe nanoflake FET, bij kamertemperatuur. b Ik _d vs. V _ds voor V _g variërend van -40-40 V in stappen van 10 V, voor de 90 nm dikke SnSe nanoflake FET. De inzet laat Ik . zien _d vs. V _g voor V _ds van 0,8 en 1,0 V, gemeten bij kamertemperatuur. c Ik _d vs. V _ds zonder vooringenomenheid V _g (=0) voor Au- en Ti-contacten op een SnSe-nanoflake-FET. De inzet toont een AFM-gescande afbeelding van SnSe-nanovlokken. d Schema's van de energiebanddiagrammen van twee metalen, Au en Ti, op p-type SnSe-halfgeleiders

Bovendien hebben we een zwakke gate-afstemming van geleiding waargenomen in het uitputtingsgebied van de I _d vs. V _ds curve (Fig. 4c) en een lage stroom aan/uit-verhouding (~2 bij V _ds van 1 V, inzetstukken van Fig. 4c) in de p-SnSe nanoflake FET met Au-metalen contacten. Een soortgelijk gedrag werd gerapporteerd voor andere tweedimensionale (2D) halfgeleidende materialen met een vergelijkbare dikte, waaronder SnS FET's (dikte, ~50-80 nm) [43], ~15,8-nm dikke SnSe-nanoplaten [33], ~80 -nm-dikke MoS₂ [44] en ~84 nm dikke SnSe₂ [26]. Dit gedrag kan worden verklaard door het eindige dragerafschermingslengte-effect vanwege het bestaan ​​van een oppervlakkige geleidende oppervlaktelaag in FET-apparaten met een dikte groter dan de afschermlengte \( \left(\sqrt{\varepsilon {K}_B T}{e }^2 p\right) \), waarbij ε , K _B , en p zijn respectievelijk de diëlektrische constante van de halfgeleider, de constante van Boltzmann en de dichtheid van de gatendrager [43].

Metalen contacten bepalen in belangrijke mate de kenmerken van 2D FET-apparaten [45]. Om het effect van de werkfuncties van metaal op SnSe te bepalen, beschouwden we Au (werkfunctie, ~ 5,1 eV) en Ti (werkfunctie, ~ 4,3 eV) als metalen contacten op SnSe-nanoflakes. Afbeelding 4c toont typische I _d vs. V _ds curven zonder poortmodulatie (V _g = 0) voor SnSe nanoflake-FET's met Au- en Ti-contacten, wat wijst op een hogere algehele weerstand voor Ti (~ 15,4 MΩ) vergeleken met die voor Au (~ 0,56 MΩ). De Schottky-barrière op de metaal-SnSe-interface is dus hoger voor Ti (figuur 4c). Dit gedrag wordt altijd waargenomen op alle SnSe FET met Ti-contacten. Zoals weergegeven in figuur 4d, neemt de hoogte van de Schottky-barrière voor gaten toe naarmate de werkfunctie van het metaal afneemt. Zo kunnen metalen zoals Pd, Au en Pt, met grote werkfuncties, geschikt zijn als ohmse contacten op p-SnSe nanoflake FET's omdat voor deze metalen de hoogte van de Schottky-barrière voor injectie van gaten lager zal zijn. De contactweerstand moet worden gemeten voor extra metalen om hun geschiktheid als metalen contacten op SnSe-nanoflake te bepalen. Dit probleem wordt momenteel verholpen met behulp van de methode voor de lengte van de overdracht.