Beginner's Guide to Verilog: Hello World Voorbeeld

Het is altijd het beste om te beginnen met een heel simpel voorbeeld, en geen dient het doel beter dan "Hello World!".

// Enkelregel commentaar begint met dubbele slash "//"
// Verilog code wordt altijd binnen modules geschreven, en elke module
// vertegenwoordigt een digitaal blok met enige functionaliteit
module tb;
// Initial blok is een construct die typisch gebruikt wordt om signaal nets
// en variabelen te initialiseren voor simulatie
initial
// Verilog ondersteunt het tonen van signaalwaarden op het scherm zodat
// ontwerpers kunnen debuggen wat er mis is met hun schakeling
// Voor onze doeleinden tonen we simpelweg "Hello World"
$display ("Hello World !");
endmodule

Een module genaamd tb zonder input-output poorten fungeert als de top-module voor de simulatie. Het initial blok start en voert de eerste statement uit op tijdseenheid 0. $display is een Verilog systeeltaak die een geformatteerde string naar de console schrijft en niet synthetiseerbaar is naar hardware. Het wordt voornamelijk gebruikt om te helpen met testbench en ontwerp debug. In dit geval is de getoonde tekst "Hello World!".

Simulatie Log:

ncsim> run
Hello World !
ncsim: *W,RNQUIE: Simulation is complete.

Verilog File I/O onder de knie: Openen, Lezen, Schrijven en Sluiten JK Flip-Flop: Ontwerp, Implementatie en Testbench

Verilog