Verilog beheersen: Complete tutorial voor digitale schakelingontwerp

In de vroege dagen van geïntegreerde schakelingen moesten ingenieurs transistoren en hun verbindingen handmatig op papier tekenen voor fabricatie op silicium. Grotere en complexere schakelingen vereisten meer ingenieurs, tijd en middelen, wat leidde tot de behoefte aan een betere ontwerpmethode.

VHDL werd ontwikkeld om het ontwerpproces te verbeteren door ingenieurs de functionaliteit van de gewenste hardware te laten beschrijven en automatische tools die gedrag omzetten in echte hardware-elementen zoals combinatorische gates en sequentiële logica. Verilog werd ontwikkeld om het proces te vereenvoudigen en de Hardware Description Language (HDL) robuuster en flexibeler te maken. Vandaag is Verilog de populairste HDL in de semiconductorindustrie.

Hoe is Verilog nuttig?

Verilog creëert een abstractielaag die implementatiedetails en technologie verbergt.

Bijvoorbeeld: het ontwerp van een D-flipflop vereist kennis van transistorschikking voor positive-edge triggered gedrag, rise/fall/clk-Q tijden, stroomverbruik, timing en dryfvermogen. Verilog laat ons focussen op gedrag en de rest later oplossen.

Voorbeeld

De volgende code toont hoe Verilog eruitziet. We gaan later dieper in. Nu begrijpen we gewoon dat het gedrag van een teller wordt beschreven. De code laat de teller optellen als up_down 1 is, en aftellen als 0. Het reset de teller als rstn 0 wordt (active-low reset).

module ctr (input up_down, clk, rstn, output reg [2:0] out);
always @ (posedge clk)
if (!rstn) out <= 0;
else begin
    if (up_down) out <= out + 1;
    else out <= out - 1;
end
endmodule

Dit eenvoudige voorbeeld toont hoe alle fysieke implementatiedetails verborgen blijven terwijl de tellerfunctionaliteit duidelijk is.

ctr is een module die een up/down-teller vertegenwoordigt. De fysieke implementatie kan later gekozen worden uit een breed scala aan flipflop-stijlen geoptimaliseerd voor oppervlakte, stroom en prestaties. Deze worden meestal gecompileerd in bibliotheken en zijn beschikbaar in EDA-tools.

Nu je weet wat Verilog is, laten we beginnen met leren!