High-Speed PCB-ontwerp Optimaliseren voor Embedded Systemen

Moderne elektronische systemen ontwikkelen zich in de richting van klein pakket, grote schaal en hoge snelheid, omdat de dichtheid van chips in SLSI (super-large-scale integration) steeds groter wordt, wat onvermijdelijke problemen oplevert: hoe interconnecties en stacking-problemen in high-speed circuitontwerp te analyseren en aan te pakken. Op dit moment bereikt de radiofrequentie van elektronische producten honderden tot duizenden MHz en worden zowel stijgende als dalende flanken zo steil dat PCB-layoutregels en diëlectrische constante van substraatmateriaal cruciaal zijn voor de elektrische prestaties van het systeem tijdens ontwerp.

Als significante processtap in de meerderheid van hedendaagse elektronische productonderzoek, kent high-speed PCB-ontwerp hoofdkwesties: timing-probleem, ruisinterferentie en EMI (elektromagnetische interferentie), wier oplossingen gerelateerd zijn aan normale systeemwerking.

Nu leiden traditionele ontwerpmethoden tot lage betrouwbaarheid en slaagspercentage van producten, wat hoge praktische waarde en brede marktverwachtingen biedt voor onderzoek naar high-speed PCB-ontwerp in embedded applicatiesystemen.

Systeem Schema Ontwerp

Figuur 1 toont het functieraamwerk van embedded RTU (remote terminal unit).

Uit Figuur 1: dit systeem is een verticale communicatiestructuur samengesteld uit data-accumulatielaag (elektriciteits-energie-eenheid, sensoreenheid, analoge meet-eenheid), data-transmissielaag (gateway die data in accumulatielaag regelt via commando van internet-ontvangst-ingenieurscentrum) en data-verwerkingslaag (geïmplementeerd door APP monitoring-software, real-time opslag/analyse, datacurves naar gebruikersinterface voor verhoogde flexibiliteit en administratieve efficiëntie van data-accumulatie).

RTU Systeem Hardware Raamwerk

Deze embedded IoT RTU-systeemhardware bestaat hoofdzakelijk uit: USB 2.0, AT91SAM9263 processor, CAN, SDRAM, NAND Flash, Data Flash, Ethernet-controller, klokchip, RS232/485 interface, power-administratie en data-accumulatie-onderdelen.

Bedreven door Linux OS, heeft dit ontwerp hogere geheugen- en device-beheercapaciteiten zodat multi-missie real-time scheduling wordt geïmplementeerd met complexe algoritmes en communicatieprotocollen voor netwerkverbinding, datacommunicatie en configuratie-accumulatie. Figuur 2 is het RTU-circuitbord uit dit artikel.

Ondersteunt dual stack IPv6 en IPv4, implementeert systeem promptheid en real-time capaciteit. Data-opslag: lokale opslagvereiste te halen bij communicatieblokkade. Communicatie-interfaces: RS485, RS232, CAN, ondersteunt Modbus RTU protocol, voldoet aan verschillende interfaces en communicatiesnelheden.

PCB-ontwerp van RTU-systeem

PCB Stack-up Ontwerp van het Systeem

Aantal lagen PCBs: meestal 2 tot 32 op basis van ontwerpmoeilijkheid. De 6-laags PCB in dit ontwerp is bepaald op basis van componentenpakketdichtheid, kleine layout-routingruimte en hoge signaalfrequentie. PCB-laagverdeling in Figuur 3.

Strip-line configuratie gekozen voor FLASH en SDRAM; routing op Inner Signal 1 en Inner Signal 2.

PCB Beperkingsregels in dit Systeem

Tijdens high-speed PCB-ontwerp beïnvloeden spacing, lengte en breedte van draden en aangrenzende verwerking van lussen impedantie-continuité en EMI. Kwaliteit van componentenlayout en routing gerelateerd aan succes van finale ontwerp; PCB-beperkingsregels redelijk vaststellen.

HyperLynx heeft functionaliteit voor interferentie-grafiekanalyse; IBIS-model kan nauwkeurig verlies-transmissie, differentiële signalen en doorboorgat-model dat met frequentie verandert simuleren. Hoofdnetwerk gesimuleerd vóór routing door Line om PCB-stackingstructuur en routing-impedantie te verbeteren; high-speed PCB-netwerkrouting-beperkingsregels ontworpen vóór simulateresultaat om ontwerpefficiëntie te verhogen.

PCB Simulatie van dit Systeem

Bij high-speed PCB-ontwerp wordt ideaal transmissielijnmodel voor front-terminal simulatie toegepast met beperkte signaallijnen per simulatie. Transmissielijnen aan PCB-achterterminal zijn daadwerkelijke routinglijnen met invloed van doorboorgaten en plane-shift. Onder deze omstandigheid is verkregen simulateresultaat extreem betrouwbaar.

Bij kerncircuitontwerp van systeem: terminal matching-weerstand van single-ended signaal moet 40–60 Ω zijn; crosstalk-drempelwaarde tussen signaallijnen 165 mV. Daarnaast, voor self-adaptatie van DM9000 en DM9161 netwerkcontrollers voor 100 Mbps: differentiële impedantie binnen 100±5 Ω. PCB-simulatie via HyperLynx (Mentor Graphics) op SDRAM, Ethernet differentiële lijnen, power-integriteit en EMC.

a. SDRAM-ontwerp

Bij strip-line ontwerp: crosstalk en doorboorgaten zijn hoofdoorzaken van tijdsvertraging. Ondanks PCB voltooid volgens routing-regels bepaald door Line-simulatietools, zijn sommige problemen onvermijdelijk (te veel componentenpennen, beperkte PCB-afmeting). Daarom moeten meerdere netwerken geschikt gesimuleerd worden via Board-simulatietools.

Op basis van simulateresultaat: crosstalk-intensiteit van analoge netwerken EBI_D0 en EBI_D2 > 165 mV. Beide netwerken vallen EBI_D1 aan en zoeken koppelplaats omdat spacing ongeschikt is tussen slangvormige lijnen in geel-gemarkeerd gebied. Verhoogde routing-spacing helpt dit probleem op te lossen. Maar wat we echt willen weten: waarom hack-netwerk zo sterke interferentie ondergaat. Reden mogelijk: ongeschikte weerstandkeuze leidend tot non-matching impedantie. Tot nu toe: bepalde terminalweerstand 43,1 Ω. Bij opwekking 220 MHz: analysasimulatie-golf van netwerk EBI_D1 in Figuur 4.

Uit Figuur 4: impedantiediscontinuïteit op EMI_D1 transmissielijn; signaalgolven vervormd. Hoewel systeemstartfout niet veroorzaakt, kan productstabiliteit nauwelijks gewaarborgd worden. Terug naar Board-simulatie: doorboorgaten en beschadigde simulatie toegepast om terminalweerstand van EBI_D0 en EBI_D1 in 46,9 Ω te veranderen. Crosstalk-simulatiediagram na weerstandswijziging in Figuur 5.

Uit deze figuur: netwerksignaal verbeterd; interferentie-intensiteit op EBI_D1 aantoonbaar verminderd.

b. Internet Differentiele Bus-ontwerp

Met kenmerken high-speed en 3GIO-interconnecties, past Board-simulatiemodule van HyperLynx super-snelle seriële datapad en bron-synchronisatietechnologie gebaseerd op differentieel signaalbus toe, biedend handige en hoog-effectieve oplossing voor high-speed PCB-ontwerp. Zowel DM9000 als DM9161 hebben twee paren high-speed differentiële bus: TX+, TX- en RX+, RX- met differentiële impedantie 100 Ω. Op basis van transmissietheorie: differentiële impedantie berekenbaar via formule . Z: transmissie-impedantie per signaallijn, cruciaal voor communicatieafstand en ruisweerstand. DM9000 gekozen voor differentiële transmissie naar netwerk TP_E_TX+ en TP_E_TX-. Om reflectie-effect te verminderen: 100 Ω weerstand parallel aan signaallijnen met doorboorgaten.

c. Power-integriteitsontwerp van dit Systeem

Figuur 6: basaal power-distributiemodel waarin stroom naar elke drager via power-lagen en dan naar ground-laag wordt overgedragen.

Bij high-speed PCB-ontwerp: energieverbruik per eenheid berekenen in circuitsysteem; power-netwerkbreedte correct verdelen en geschikt amplificeren.

Power-integriteit van 6 lagen samengevat: max drukval 2,1 mV (≈0,06%); max stroomdichtheid 16,3 mA/m²; binnen geschikte categorie, als stroomdichtheid >50 mA/m² stijgt PCB-temperatuur, beïnvloedt hoofdchip en signaallijnen tijdens werking. Verhoogde koperbreedte verlaagt stroomdichtheid; verhoogde signaalleiding-dikte helpt PCB-temperatuur te verlagen.

d. Systeem Elektromagnetische Compatibiliteitsanalyse

Elektromagnetische interferentie wordt meestal als drager met nuttige signalen via koppeling overgedragen. In dit ontwerp: HyperLynx-simulatie-software toegepast om stralingsintensiteit van PCB na voorlopig ontwerp te analyseren. Cruciaal signaallijn D4 gekozen tussen ARM9 en SDRAM met meetposities 3 m en 10 m. Bij opwekkingsbron 220 MHz: zowel FCC als CISPR internationale standaard simulatie-data verkregen in Figuur 7.

Op basis van simulateresultaat: korte afstand tot PCB leidt tot hoge straling van circuitbord; straling verandert met signaalfrequenties. Bij high-speed circuitontwerp: PCB-anti-interferentie kan worden geoptimaliseerd terwijl ruisstraling moet worden verminderd.

Nuttige bronnen:
• High-Speed Layout Tips
• High-Speed PCB Routing Technieken om EMI-invloed te verminderen
• Misverstanden en Strategieën op High-Speed PCB-ontwerp
• Component Embedded PCB Fabricagetechnologie
• Embedded Technologie en Component Embedded PCB Assembly Procedure
• Full Feature PCB Fabricageservice van PCBCart – Meerdere Value-added opties
• Advanced PCB Assembly Service van PCBCart – Start vanaf 1 stuk