Hoogspannings-PCB-ontwerp: Differentieel signaalverwerking & simulatieverificatie

Invloed van relatieve vertraging op signalen

Signalen getransporteerd in differentiële signaallijnen bevatten differentiële-modus-component en common-mode-component van signalen.

De hoeveelheid differentiële signalen verwijst naar het verschil tussen twee signalen volgens formule V_diff = V₁ − V₂. De hoeveelheid common-mode signalen verwijst naar de helft van de som van twee signalen volgens formule . Daarom leidt de spanningsverandering van een enkele lijn zeker tot gelijktijdige invloed op differentiële-modus signalen en common-mode signalen. Vervolgens wordt grafische software toegepast om wiskundige functiediagram te tekenen om respectievelijk de invloed op differentiële-modus signalen en common-mode signalen te bestuderen. Voor het gemak van onderzoek, kunnen signalen worden geanalyseerd door ze te simuleren in trapezium-golfvorm met dezelfde opwaartse en neerwaartse tijd.

Invloed op differentiële signalen

De positief-fase terminalsignaal, negatief-fase terminalsignaal en differentieel signaal van differentiële lijnparen worden weergegeven in Figuur 1 hieronder, waarin volle lijn staat voor differentieel signaalgolf.

Als een faseplaatsing plaatsvindt van positief-fase terminal naar negatief-fase terminal, zal er een verandering van verschil tussen positief-fase terminalsignaal en negatief-fase terminalsignaal aan de op- of neerflank zijn en deze verandering zal veranderen met de verandering van fase. Tᵣ wordt gebruikt om de kortere tijd tussen stijgende en dalende tijd te vertegenwoordigen. Het kan worden aangegeven dat wanneer de faseplaatsing minder is dan punt twee van Tᵣ, signaalvervorming relatief klein is en de toename van faseplaatsing leidt tot sterke vervorming van differentiële golfvorm. Wanneer faseplaatsing Tᵣ overschrijdt, zal niet-monotoon gebied plaatsvinden op golfvorm. Hier is het niet-monotoon gebied een rechte lijn. Echter, voor praktische signalen, vanwege reflecties, kunnen grote op- en afbewegingen plaatsvinden in niet-monotoon gebied met interferentiepuls gevormd leidend tot valse trigger, wat vermeden moet worden. Daarnaast wordt de bovenrand van differentiële golfvorm traag met de toename van faseplaatsing, wat kan leiden tot onvoldoende vestigingstijd voor datasignaal en kan leiden tot onvoldoende houdtijd voor kloksignaal.

Invloed op common-mode signaal

De faseplaatsing van enkel terminalsignaal zal geen invloed hebben op differentiële golfvorm, maar de golfvorm van common-mode signalen veranderen. Wanneer faseplaatsing plaatsvindt aan het positieve terminalsignaal, zal golfverandering plaatsvinden aan common-mode signalen. Het kan worden aangegeven dat het fluctuatiebereik gerelateerd is met de hoeveelheid faseplaatsing. Wanneer de hoeveelheid faseplaatsing respectievelijk 0,05 Tᵣ, 0,1 Tᵣ, 0,2 Tᵣ en 0,5 Tᵣ is, is het fluctuatiebereik van common-mode respectievelijk 5%, 10%, 20% en 50% van het oorspronkelijke fluctuatiebereik. Wanneer fase toeneemt tot Tᵣ of meer, zal de fluctuatie toenemen tot ongeveer 100%, dat is het hoogste fluctuatiebereik. De verandering van common-mode signaal kan leiden tot EMI-probleem en aangezien common-code signaal niet wordt ontvangen aan de terminal onder veel condities, zal reflectie worden gevormd aan de ontvangstterminal, leidend tot signaal-ringing. Daarom moet het fluctuatiebereik van common-mode signaal zoveel mogelijk worden verlaagd.

Concluderend, te grote relatieve vertraging tussen differentiële paren kan valse trigger van signalen, signaalreflectie, EMI en tijdsequentiëringproblemen veroorzaken. Echter, de invloedgraad van relatieve vertraging signaal hangt af van de schaalfactor compatibel met signaal Tᵣ. Wanneer de schaalfactor 0,05 is, kan vervorming van differentiële signalen bijna worden genegeerd. Echter, voor common-mode signalen, wanneer de schaalfactor 0,05 is, kan spanningsfluctuatie van common-mode signalen worden gecontroleerd op ongeveer 5%. Dan, zelfs in de situatie van volledige reflectie, is de reflectiespanning gestapeld op signaallijnen slechts 10% van oorspronkelijke fluctuatie, wat meestal een acceptabele waarde is. Daarom, in het proces van hoogspannings-PCB-ontwerp, kan relatieve vertraging van differentieel signaallijn in de routing-regelregels worden ingesteld op 0,05 Tᵣ, wat in staat is om de vereiste van signaalintegriteit te voldoen.

Bepaling van relatieve vertragingscategorie

Gebaseerd op de analyse bovenaan, ligt de sleutel van bepaling van differentiële isometrische categorie, dat wil zeggen, de bepaling van relatieve vertraging van differentiële paren, in de bepaling van Tᵣ, verwijzend naar de kleinste waarde tussen opwaartse en neerwaartse tijd van differentiële signalen. De uitvoer van stijgtijd en daaltijd is eigenlijk de uitvoer van combinatie van impedantie en capaciteit. Daarom is de stijg/daaltijd zonder belasting eigenlijk inherent stijg/daaltijd.

De volgende drie methoden kunnen worden toegepast om de waarde van Tᵣ te verkrijgen:
• Stijg/daaltijd kan direct worden verkregen uit componenthandleidingen. Echter, in de meeste situaties, wordt deze parameter niet geleverd.
• Waarde van Tᵣ kan worden verkregen uit Ramp-trefwoorden uit component IBIS (Input/Output Buffer Informational Specification) model. Stijg/daaltijdparameters onder Ramp-trefwoorden worden over het algemeen gemeten aan uitvoerpoort verbonden met een weerstand van 50 Ω, wat meestal 20% tot 80% van eindspanningstijd is. Aangezien de parameters worden verkregen zonder de invloed van package in overweging te nemen, is het strikt voor ons om stijg/daaltijd als de waarde van Tᵣ te gebruiken.
• De waarde van Tᵣ kan worden geschat volgens de minimum klokfrequentie of maximum klokfrequentie van uitvoersignalen. Omdat gedistribueerde stijgflank ongeveer 10% van klokfrequentie is in de meeste hoogspannige digitale systemen, kan de waarde van Tᵣ worden geschat met de minimum klokperiode Tclk geleverd gebaseerd op formule: Tᵣ = T_clk × 10%.

De geschatte waarde verkregen door klokperiode is meestal strikt, omdat package-parasitaire parameters of belasting van componenten de inherente stijg/daaltijd in transistors aanzienlijk zal vertragen.

In het praktische werk, in de meeste situaties, leveren schakelontwerpers geen informatie van Tᵣ aan PCB-lay-out-ingenieurs die slechts enkele ambiguë eisen ontvangen in termen van differentiële isometrische controle. De derde methode biedt ongetwijfeld een eenvoudig schema aan PCB-lay-out-ingenieurs zolang de hoogste klokfrequentie op de signaallijn wordt verkregen. De hoogste klokfrequentie wordt beschouwd als de meest betrouwbare ontwerpparameter voor schakelontwerpers en wordt meestal geleverd aan PCB-lay-out-ingenieurs aan het begin van PCB-ontwerp.

De derde methode leidt meestal tot een lijst met referentiewaarden binnen relatieve vertragingscontrolecategorie tussen differentiële paren, zoals in de onderstaande tabel getoond.

Simulatieverificatie

Neem DQS (Data Strobe) differentieel signaal tussen TSM320 en MT41J256M16 als voorbeeld, wordt Cadence-simulatiesoftware toegepast om DOS-signaal naar DRR3-geheugen te transmisseren om geheugenbesturingschip te simuleren, de invloed op datasignaal vestiging-houdtijd te analyseren en de analyse bovenaan te verifiëren. Simulatie-schakeling wordt getoond in Figuur 2 hieronder.

Gebaseerd op Figuur 2, is de referentiespanning van uitvoerpennen 1,5 V; geheugenbesturingschip is direct verbonden met geheugenchip door ODT (On-Die Termination) modus met transmissielijn van 800 mil; differentiële impedantie is 100 Ω en simulatieklokfrequentie van 800 MHz. Een transmissielijn van 50 Ω is serieel verbonden met DQS positief-fase terminal om discrepantiefenomeen van differentiële paren te simuleren. In de situatie van isometrische differentiëlen, is de lengte van enkel-terminal transmissielijn van 50 Ω 0 mil.

Simulatie wordt uitgevoerd aan de differentiële isometrische schakeling. Figuur 3 illustreert het uitvoersignaal aan het positief-fase terminal van differentiële signalen. Door meting is de stijgtijd ongeveer 216 ps, terwijl daaltijd 219 ps is, dus de minimum stijg/daaltijd Tᵣ moet 216 ps zijn.

Figuur 4 is een oogdiagram van datasignaal DQ en gating-signaal DQS door simulatie met de vestigingstijd 205 ps en houdtijd 337 ps. Volgens de omkeersnelheid van DQS en DQ signalen door simulatie en gebaseerd op datahandleiding, is de minimum vestigingstijd van datasignalen door ontvangstterminal vereist om 85 ps te zijn en de minimum houdtijd is 95 ps. Daarom is de overmaat van de minimum vestigingstijd 120 ps en houdtijd 242 ps.

De situatie van het bestaan van 0,05 Tᵣ faseplaatsing, 0,2 Tᵣ faseplaatsing en 0,5 Tᵣ faseplaatsing aan het positief-fase terminal moet worden overwogen. De schakeling kan worden gesimuleerd met enkel-terminal transmissielijnlengte die respectievelijk wordt ingesteld op 60 mil, 240 mil en 600 mil. Differentieel signaalgolfvorm en common-mode signaalgolfvorm door simulatie voor 4 keer zijn geïllustreerd in Figuur 5 en 6.

Gebaseerd op Figuur 5, is vervorming het minimum wanneer relatieve vertragingen van 0,05 Tᵣ en 0,2 Tᵣ plaatsvinden. Vooral wanneer relatieve vertraging 0,05 Tᵣ is, is alleen plaatsing van ongeveer 5 ps van differentieel signaal tot differentieel signaalgolfvorm zonder relatieve vertraging, zodat de datasignaal vestiging-overmaat wordt verhoogd met ongeveer 5 ps met houd-overmaattijd verminderd met 5 ps. Hoewel houd-overmaattijd wordt verminderd, is deze hoeveelheid plaatsing zo klein voor de houdtijd van 242 ps. Tijdsequentiëring kan worden vermeden. Voor de situatie wanneer relatieve vertraging 0,5 Tᵣ is, heeft de plaatsing van DQS-signaalgolfvorm ongeveer 60 ps bereikt. Hoewel deze plaatsing nog binnen de categorie van overmaat is, moet voldoende aandacht worden besteed.

Gebaseerd op Figuur 6, leidt de toename van faseplaatsing tot duidelijke periodieke fluctuatie op golven en de geleidelijke toename van bereik. Wanneer de relatieve vertraging respectievelijk 0,05 Tᵣ, 0,2 Tᵣ en 0,5 Tᵣ is, is de gemeten piekwaarde van common-mode signaal respectievelijk 61 mV, 176 mV en 430 mV, waarvan de hoogste waarde zeven keer de laagste is. Het grootste fluctuatiebereik is respectievelijk 4,3%, 12% en 29%.

Concluderend, simulatie-resultaat is compatibel met het resultaat verkregen door wiskundige functiediagram-analyse. Wanneer de relatieve vertraging tussen differentiële paren minder is dan 0,05 Tᵣ, is de invloed op signalen vrij klein.

De minimum klokperiode van uitvoersignaal aan uitvoerterminal wordt toegepast om de relatieve vertragingscontrolecategorie te schatten. Gebaseerd op componenthandleiding, is de minimum klokperiode van componenten 1,25 ns met klokfrequentie van 800 MHz. Volgens Tabel 1, moet relatieve vertraging worden gecontroleerd binnen 6,3 ps met transmissielijnlengte van 35 mil. Blijkbaar is deze waarde veel kleiner dan de controlecategorie van de relatieve vertraging van 0,05 Tᵣ door simulatie. Daarom is de geschatte relatieve vertragingscontrolecategorie relatief conservatief, wat specifieker is dan het gesimuleerde resultaat.

Nuttige bronnen
• Onderzoek naar hoogspannings-PCB-ontwerp in embedded toepassingssysteem
• Hoe afbeeldingsvlakken te ontwerpen voor hoogspannings-PCB's
• Hoogspannings-PCB-ontwerp uitdagingen op signaalintegriteit en hun oplossingen
• Simulatie PCB met OrCAD PSpice
• Volledige PCB-fabricagedienst van PCBCart - Meerdere waarde-toevoegende opties
• Geavanceerde PCB-assemblagedienst van PCBCart - Vanaf 1 stuk