Impedantiecontrole Beheersen voor High-Speed Digitale PCBs

Impedantiecontrole-technologieën zijn cruciaal in high-speed digitaal circuitontwerp waarin effectieve methoden moeten worden toegepast om uitstekende prestaties van high-speed PCBs te garanderen.

Impedantieberekening en -controle van High-Speed Circuit Transmissielijnen op PCB

Equivalent Model op Transmissielijnen

Figuur 1 toont het equivalente effect van transmissielijnen op PCBs: structuur met tandem en meerdere condensatoren, weerstanden en inducties (RLGC-model).

Typische waarde tandemweerstand: 0,25–0,55 ohm/foot; parallele weerstand waarden blijven meestal hoog. Met parasitair weerstand, capaciteit en inductie toegevoegd aan PCB-transmissielijnen, wordt de algehele impedantie op transmissielijnen aangeduid als karakteristieke impedantie (Z₀). Waarde Z₀ is relatief klein als: lijndiameter groot, lijn dicht bij power/ground, of diëlectrische constante hoog. Figuur 3 toont equivalent model van transmissielijn met lengte dz, waarop karakteristieke impedantie afgeleid kan worden als formule . Waarbij: L = inductie per eenheidslengte op transmissielijn; C = capaciteit per eenheidslengte op transmissielijn.

Impedantie en Vertragingsberekeningsformules van Transmissielijnen op PCB

Transmissielijnen op PCB	Impedantie en Vertraging Berekeningsformule

In formules: Z₀ = impedantie (Ω), W = spoorbreedte (inch), T = spoardikte (inch), H = afstand tot ground (inch), εᵣ = relatieve diëlectrische constante van substraat, t_PD = vertragingstijd (ps/inch).

Impedantiecontrole Layout-regels voor Transmissielijnen

Op basis van analyse: eenheidsvertraging van impedantie en signaal is ongerelateerd aan signaalfrequentie, maar gerelateerd aan bordstructuur, relatieve diëlectrische constante van bordmateriaal, en fysieke eigenschappen van routing. Deze conclusie is cruciaal voor begrip van high-speed PCB en high-speed PCB-ontwerp. Bovendien is transmissiesnelheid van signaaltransmissielijn in buitenlaag veel sneller dan in binnenlaag; deze elementen moeten worden overwogen voor indeling van cruciale lijnen.

Impedantiecontrole is de significante voorwaarde voor implementatie van signaaltransmissie. Echter, volgens bordstructuur en impedantieberekeningsformule van transmissielijnen, is impedantie alleen afhankelijk van PCB-materiaal en PCB-laagstructuur met onveranderde spoorbreedte en routing-kenmerken voor dezelfde lijn. Daarom verandert de impedantie van een lijn niet op verschillende lagen van PCB, wat niet toegestaan is in high-speed circuitontwerp.

Een high-speed PCB met hoge dichtheid is voor dit artikel ontworpen; meeste signalen op bord hebben impedantie-eisen. Bijv.: CPCI signaallijn = 65 Ω, differentieel signaal = 100 Ω, overige signalen = 50 Ω elk. Volgens PCB-routingruimte: minimaal tien-laags routing nodig; 16-laags PCB-ontwerpplan bepaald.

Omdat totale borddikte 2 mm niet mag overschrijden, zijn er stacking-moeilijkheden met overwegingen:

1. Elke signaallaag heeft aangrenzende image planes voor impedantie- en signaalkwaliteitsbescherming.
2. Elke power-plane heeft complete ground-laag ernaast voor power-prestaties.
3. Stack-up vereist balans, bordvervorming vermijden.

Diëlectrische constante van medium ingesteld op 4,3. Op basis van stacking-ontwerp: spoorbreedte en afstand tussen lijnen ingesteld volgens berekeningsresultaat voor signaalimpedantie-eis. Resultaten spoorbreedte:

1. Oppervlaktelaag signaallijn: 5 mils, impedantie 58,7 Ω.
2. Oppervlaktelaag CPCI signaallijn: 4,5 mils, impedantie 61,7 Ω.
3. Binnenlaag signaallijn: 4,5 mils, impedantie 50,2 Ω.
4. BGA-gebied binnen-/oppervlaktelaag: 4 mils, oppervlakte-impedantie 64,6 Ω, binnenlaag 52,7 Ω.
5. Binnenlaag microstrip differentieel: 5 mils, afstand 6 mils, impedantie 100,54 Ω.
6. Binnenlaag stripline differentieel: 4,5 mils, afstand 10 mils, impedantie 96,6 Ω.

Afstand tussen lijnen ingesteld als:

1. Oppervlaktelaag signaallijnen (5 mils): 5,0 mils.
2. Oppervlaktelaag CPCI signaallijnen (4,5 mils): 9,0 mils.
3. Binnenlaag signaallijnen (4,5 mils): 7,0 mils.
4. Tussen oppervlakte- en binnenlaag: 4,0 mils.
5. Differentieel signaallijnen binnenlaag en tot andere signalen: min. 25 mils.
6. Differentieel signaallijnen oppervlaktelaag en tot andere signalen: min. 20 mils.

Na PCB-printen: impedantie van testbord getest met POLAR-Cits500 impedantietester; resultaten in tabel. Data wijst erop dat impedantie gecontroleerd moet worden in bereik 50 Ω±10%, 60 Ω±10%, 100 Ω±10% tijdens high-speed PCB-ontwerp en -fabricage.

LVDS en Impedantiecontrole op PCBs

LVDS

LVDS is een type high-speed seriële signaaltransmissieniveau met voordelen: hoge transmissiesnelheid, laag stroomverbruik, sterke anti-interferentie, lange transmissieafstand, haalbare matching. Toepassingsgebieden: computer, communicatie, consumptie.

Impedantieontwerp van LVDS

LVDS heeft spanningszwenkwijdte van slechts 350 mV met langste transmissieafstand >10 meter. Om te garanderen dat signalen niet beïnvloed worden door gereflecteerd signaal tijdens transmissie in transmissielijnen, moet impedantie van transmissielijnen gecontroleerd worden: single-line 50 Ω, differentieel 100 Ω. In praktijk: impedantie controleerbaar door redelijke stacking-dikte en medium-parameters, aanpassen spoorbreedte en afstand tussen lijnen, berekenen impedantie single/differentieel met high-speed simulatie-analysetools.

Echter, meestal is het moeilijk om single-line en differentieel impedantie-eisen te halen. Enerzijds: aanpassingsbereik W en S wordt beheerst door fysieke ontwerpruimte. Bijv. routing en spoorbreedte in randconnectors met BGA of DIP beïnvloed door pad-grootte en -afstand. Anderzijds: verandering W en S beïnvloedt single-line en differentieel impedantieresultaat. Tot nu toe: relatie tussen vooraf ingestelde spoorbreedte en lijnabstand gemakkelijk te bepalen.

LVDS Routing-regels

Over het algemeen: differentieel signaalrouting volgens impedantie-ontwerp-regels, capable van LVDS-kwaliteit te garanderen. In praktische routing moet LVDS voldoen aan:

1. Differentieel paren zo kort mogelijk, lijnen recht, aantal doorboorgaten minimaliseren. Afstand tussen signaallijnen in differentieel paar gelijk. Alle regels vermijden lange routing en veel afbuigingen. Voor afbuigingen: 45° ipv 90°.
2. Afstand tussen differentiële paren >10× om crosstalk te verminderen. Indien nodig: ground-doorboorgaten tussen paren voor isolatie.
3. LVDS mag niet over oppervlak gesplitst worden. Hoewel twee differentiële signalen wederzijdse terugkeerpaden zijn, kan signaal-terugkeercircuit niet door splitsing worden doorbroken. Toch kan impedantiediscontinuïteit ontstaan door gebrek aan image planes.
4. Vermijd differentieel signaal tussen lagen. Tijdens PCB-fabricatie: stacking-uitlijningsnauwkeurigheid tussenlagen veel lager dan etsnauwkeurigheid in zelfde laag + medium-verlies tijdens stacking → verandering differentiële impedantie tussen paren.
5. In impedantieontwerp: koppelingsmethode gebruiken.
6. Geschikte PCB-stackingstructuur instellen voor isolatie tussen spanningniveau-signalen en LVDS. Indien mogelijk: high-speed TTL/CMOS signalen op verschillende lagen, geïsoleerd van LVDS-routing door ground- en power-lagen.
7. Differentieel signaalparen moeten compatibel zijn met routinglengte.

Nuttige bronnen:
• Elementen die Karakteristieke Impedantie van PCB Beïnvloeden en Oplossingen
• Impedantie Ontwerp Overwegingen voor Flex-Rigid PCB
• Hoe Impedantie van High-Speed PCB Power te Analyseren en Verbieden
• Impedantiecontrole van Vias en Invloed op Signaalintegriteit in PCB-ontwerp
• Full Feature PCB Fabricageservice van PCBCart – Meerdere Value-added opties
• Advanced PCB Assembly Service van PCBCart – Start vanaf 1 stuk