Gedraaide paren en schermkabels automatisch configureren in E3.series
Verbindingen en draden definiëren
Dit artikel toont hoe u gedraaide paren en schermen voor kabelwerk in E3.series automatisch kunt instellen. Het proces is eenvoudig en snel.
Connectoren worden eerst aan het projectblad toegevoegd, samen met verbindingen en draden. Componenten worden eenvoudig uit de bibliotheek gesleept en verbindingen worden simultaan gemaakt met de intelligente Multi-verbinding-opdracht.
Vervolgens worden draden aan de drie verbindingen toegevoegd. Standaard draaddefinities voor dit project:
- H07V-K
- 1,5-BK
Met de optie Standaard draad invoegen voegt u snel draden aan alle verbindingen toe door de muis te slepen.
Schermen en gedraaide paren aanmaken
Voor het toevoegen van gedraaide paren en schermen opent u het Apparaten-venster. Met de rechtermuisknop op de gewenste draad selecteert u Gedraaid paar of Scherm.
Automatische aanpassing van schermen en gedraaide paren
Voor automatische aanpassing opent u de elektrische eigenschappen met de S-toets. De functionaliteit inschakelen: Plaatsing - Bundelsymbolen en selecteer Bundelsymboolgrootte aanpassen na wijzigen verbindingslijnpositie.
Nu volgt het symbool de beweging van apparaten in het project.
Industriële technologie
- UX-merkgids voor startups: Duurzame connecties bouwen met millennials
- Meesteren van Hoog‑Kwaliteit STL Export‑instellingen voor Precieze 3D‑printing
- PCB-fabricatie optimaliseren: bewezen best practices voor snelle, betrouwbare assemblage
- Hoge-impact content creëren die B2B-kopers in de industriële sector boeit
- Kabel- en Kabelboomfabricatie Beheersen: Nauwkeurige Lengtes Instellen in E3.series
- Industrie 4.0 meesteren: Bewijzen stappen om uw bedrijf toekomstbestendig te maken
- CNC G-code genereren met ArtCAM: Stap-voor-stap handleiding
- Beginnergids: RoboDK Opzetten op Raspberry Pi
- Solvay levert medisch filmmateriaal aan Boeing voor COVID-19 gezichtsschermen
- Een Tcl-gedreven testbench maken voor een VHDL code-lock module
- Sensitivitelijsten in VHDL-processen voor betrouwbare RTL-ontwerpen