Edge-Getriggerde Latches: Van S-R/D Latches naar Flip-Flops

In eerdere secties onderzochten we S-R en D latches die reageren op datainvoeren alleen wanneer een enable (E) signaal actief is. Voor veel digitale ontwerpen is het voordelig om de responsiviteit van de latch te beperken tot een zeer kort interval in plaats van de volledige duur dat de enable-lijn hoog blijft.

Edge-triggering bereikt dit door de datainvoeren alleen te laten beïnvloeden tijdens het ogenblik dat het enable-signaal overgaat van het ene niveau naar het andere. Dit korte venster wordt gegenereerd door een pulsdetector die een korte puls produceert wanneer de enable-lijn de toestand verandert.

Hieronder vergelijken we timing-diagrammen voor een conventionele D-latch en een edge-getriggerde D-latch:

In het eerste diagram volgt de uitgang invoer D zolang het enable (E) signaal hoog blijft. Eenmaal E laag terugkeert, houdt het circuit de laatste toestand. In het tweede diagram verandert de uitgang alleen tijdens het korte ogenblik dat E overgaat van laag naar hoog – dit is positieve edge-triggering.

Negatieve edge-triggering gedraagt zich vergelijkbaar maar reageert op de dalende flank (hoog-naar-laag) van het enable-signaal:

Wanneer een latch gedreven wordt door een pulsdetector op de flank van een kloksignaal, noemen we het een flip-flop in plaats van een latch. Gevolgd wordt een edge-getriggerde S-R latch een S-R flip-flop, en een edge-getriggerde D-latch een D-flip-flop. De enable-invoer wordt hernoemd tot de klok (C), en de datainvoeren (S, R, of D) heten synchroon omdat ze de uitgang alleen beïnvloeden op het moment van de klokflank.

Hoe kunnen we zo'n edge-triggering implementeren? Het omzetten van een gewone S-R latch in een gated latch is eenvoudig met een paar EN-poorten, maar het genereren van een puls die alleen de stijgende of dalende flank van een digitaal signaal markeert, vereist een speciale pulsdetector. Deze detector is effectief een monostabiele multivibrator die een korte puls produceert wanneer de invoer toggelt.

De pulsbreedte wordt bepaald door de componenten binnen de detector. In ladder-logica bereikt een tijdsvertragingsrelais met een zeer korte vertraging dit:

In halfgeleiderlogica benutten we de propagatievertraging inherent in logische poorten. Het invoersignaal wordt gesplitst; één pad passeert door een poort of serie poorten om het licht te vertragen. De originele en vertraagde signalen voeden dan een twee-invoers poort die een hoge uitgang produceert alleen zolang het vertraagde signaal achterloopt op de oorspronkelijke stijgende flank. Een voorbeeldcircuit dat een puls genereert op een laag-naar-hoog overgang wordt hieronder getoond:

Om een dalende flank te detecteren, vervang de finale EN-poort door een NOR-poort:

Met een pulsdetector op zijn plaats, kunnen we een latch omzetten in een flip-flop. Bijvoorbeeld, een S-R flip-flop wordt verkregen door de enable-lijn van de S-R latch te gaten met de pulsdetector:

Het circuit is responsief op S en R alleen wanneer de klok (C) overgaat van laag naar hoog; anders blijft het gelatcht. Een ladder-logica representatie van dezelfde S-R flip-flop is:

In het ladder-diagram vervangt contact CR3 de oorspronkelijke enable-contact en sluit alleen tijdens het korte venster wanneer zowel C als het tijdsvertragingscontact TR1 gesloten zijn. Of geïmplementeerd met poorten of relais, de S en R invoeren hebben geen effect tenzij C overgaat van 0 naar 1.

Het is belangrijk op te merken dat de S-R flip-flop's ongeldige toestand alleen bestaat voor de korte periode waarin de pulsdetector de latch toestaat ingeschakeld te worden. Na dat venster sluiten, vergrendelen de uitgangen in ofwel de set of reset toestand. Deze korte race condition – elke latch-poort concurrerend om zijn uitgang het eerst te beweren – zorgt ervoor dat de flip-flop in een geldige, wederzijds exclusieve toestand vestigt.

De blok-symbolen voor flip-flops verschillen lichtjes van die van latches. De driehoek naast de klokinvoer geeft een edge-getriggerd apparaat aan. Positieve-edge flip-flops worden getoond met een gewone driehoek, terwijl negatieve-edge apparaten een bel op de kloklijn hebben:

Beide diagrammen illustreren flip-flops die klokken op de dalende flank (hoog-naar-laag overgang) van het kloksignaal.

HERZIENING

• Een flip-flop is een latch uitgerust met een pulsdetector die het toestaat te reageren alleen op een korte stijgende of dalende flank van de klok.
• Pulsdetectors kunnen geïmplementeerd worden met tijdsvertragingsrelais in ladder-logica of met halfgeleiderpoorten die propagatievertraging gebruiken.

GERELATEERDE WERKBLADEN

• Flip-Flops Werkblad