De D-Latch Beheersen: Een Schone 1-Bit Geheugenschakeling

In een gated S-R latch staat de enable-pin toe dat de Q en Q̅ uitgangen gelatcht blijven ongeacht de S of R signalen. Door één van die invoeren te verwijderen, verkrijgen we een multivibrator latch die elke illegale toestand elimineert.

Zo'n schakeling heet een D-latch, en de interne logica ziet er zo uit:

Hier wordt de oorspronkelijke R-invoer vervangen door het inverse van de voormalige S-invoer, en de S-lijn heet nu D. Wanneer de enable (E) laag is, negeert de latch veranderingen op D en houdt de laatste waarde. Met E hoog, volgt de uitgang Q direct D.

Omdat de R-invoer geëlimineerd is, komt de D-latch nooit in een ongeldige toestand; Q en Q̅ zijn altijd complementair.

Als het bovenstaande diagram verwarrend is, zou het volgende diagram het concept eenvoudiger moeten maken:

Zoals zowel de S-R als gated S-R latches, kan de D-latch schakeling als eigen verpakte schakeling gevonden worden, compleet met een standaardsymbool:

De D-latch is niets meer dan een gated S-R latch met een inverter toegevoegd om R het complement (inverse) van S te maken.

Laten we de ladder-logica equivalent van een D-latch verkennen, gewijzigd van het basale ladder-diagram van een S-R latch:

De D-latch functioneert als een 1-bit geheugenelement. Om een waarde te schrijven, zet enable hoog en drijf D naar het gewenste logica-niveau. Wanneer enable later gewist wordt, behoudt de latch die waarde, presenteren het op Q terwijl Q̅ het complement uitvoert.

Kernpunten:

• De D-latch gedraagt zich als een S-R latch maar met een enkele datainvoer. Wanneer enable geactiveerd is, stelt of reset het D-signaal direct de latch; met enable gedeactiveerd, blijft de uitgang ongewijzigd.
• Het fungeert als een 1-bit RAM-cel, een hoog of laag waarde vasthoudend wanneer gedisabled, en nieuwe data op D acceptierend wanneer geactiveerd.

Gerelateerde Werkbladen:

• Latch Schakelingen - D-Latch Werkblad