Dubbele functies van V/SiOx/AlOy/p++Si-apparaat als selector en geheugen

Resultaten en discussie

Figuur 1a toont de schematische structuur van V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat. Drie amorfe V, SiO_x , en AlO_y lagen en een enkelkristallijne Si-laag worden waargenomen door een transmissie-elektronenmicroscopie (TEM) dwarsdoorsnede-afbeelding zoals weergegeven in figuur 1b. De diktes van de SiO_x en AlO_y lagen zijn respectievelijk 5,5 en 1,5 nm. Om de compositieverhouding van twee diëlektrische films te bevestigen, werd XPS-analyse uitgevoerd (aanvullend bestand 1). De x waarde van SiO_x en de y waarde van AlO_y zijn respectievelijk 0,88 en 1,33. Onze SiO_x film met PECVD vergeleken met SiO₂ afgezet met droge oxidatie wordt afgezet bij een veel lagere temperatuur en heeft veel meer defecten, waardoor ze geschikt zijn voor resistief schakelen bij relatief lagere spanningen. Afbeelding 2a toont typische drempelomschakeling van V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat. De initiële schakeling met een positief vormingsproces vereist een hogere spanning dan de daaropvolgende drempelomschakeling, aangezien de diëlektrische lagen aanvankelijk kleinere defecten hebben. Er wordt een CCL van 1 μA op het apparaat toegepast om de vorming van overmatige geleidende filamenten in de SiO_{x te voorkomen} laag. De lekstroom is erg laag (100 pA bij 1 V) vergeleken met eerder gerapporteerde drempelomschakeling van VO_x . Dit voordeel wordt toegeschreven aan de Al₂ O₃ met hogere permittiviteit en thermische geleidbaarheid in vergelijking met de SiO₂ . Off-state heeft de isolerende eigenschap omdat de filamenten gemakkelijk kunnen scheuren en er geen resterende filamenten zijn. Een mogelijk mechanisme voor drempelomschakeling is de oxidatie van de VTE uit de zuurstof geleverd door de SiO_x laag tijdens het positieve vormingsproces zoals getoond in Fig. 2b. De elektrische eigenschap van VO_x tussen VTE en SiO_x laag kan veranderen van isolerende staat naar metalen staat, wat een plotselinge verandering in weerstand veroorzaakt. Een lage CCL van 1 μA is niet voldoende om efficiënt geleidende filamenten in de SiO_{x te veroorzaken} film. Daarom is SiO_x met isolerende eigenschappen kan een andere oorzaak zijn om de uitstroom te verminderen. Voor een negatief vormingsproces van V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat, wordt er geen drempelomschakeling waargenomen (zie Aanvullend bestand 1). Wanneer de negatieve bias wordt toegepast op de VTE, beweegt de beweging van het oxide naar de Si BE, zodat de VTE niet langer kan deelnemen aan de drempelomschakeling als VO_x . Inzet van Fig. 2a toont de drempelspanning (V_th ) en houd spanning vast (V_houd ) tijdens de 100 cycli. De V_de waarbij de stroom sterk toeneemt met een bijna oneindige helling tussen 1,08 en 1,82 V, en V_hold op welk punt de stroomterugkeer naar een toestand met hoge weerstand tussen 0,12 en 0,54 V ligt. Afbeelding 2c toont de I-V-karakteristieken in de aan-stroom bij verschillende temperaturen. Bij 25 ° C en 55 ° C vertonen ze bijna dezelfde drempelomschakeling, maar de IV-curve bij een hogere temperatuur van 85 ° C verliest de eigenschap van de drempelomschakeling. Het is algemeen bekend dat VO_x verliest zijn MIT bij hoge temperaturen. Dit resultaat is dus nog een bewijs dat VO_x is de belangrijkste oorzaak van de drempelomschakeling. Afbeelding 2d toont de transiënte kenmerken voor drempelomschakeling. De puls met de amplitude van 1 V bewaakt de leesstroom voor en na de schrijfpuls met een breedte van 1 μs. De hoge stroom werd gecontroleerd terwijl de puls met hoge amplitude op het apparaat werd toegepast, en vervolgens de V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat schakelde de stroom uit onmiddellijk nadat de schrijfpuls was verwijderd. De hierboven geanalyseerde selector-eigenschappen kunnen worden gebruikt in combinatie met de werking van geheugenelementen lager dan 1 μA [55, 56].

Apparaatconfiguratie van V/SiO_x /AlO_y /p ⁺⁺ Si. een Schematische tekening en b TEM-afbeelding

Unidirectionele drempelomschakeling van V/SiO_x /AlO_y /p ⁺⁺ Si wanneer een positieve vorming met CCL van 1 A wordt toegepast. een Typische IV-curven. b Schematische tekening van het vormingsproces. c IV-kenmerken door temperatuurafhankelijkheid. d Voorbijgaande kenmerken

Afbeelding 3a toont de bipolaire resistieve schakeling van V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat na positieve vorming met CCL van 100 μA. Vervolgens wordt het resetproces met een snelle toename van de weerstand uitgevoerd door de negatieve spanning te vegen en wordt het apparaat overgeschakeld naar een hoge-weerstandsstatus (HRS). Het instelproces met een snelle afname van de weerstand vindt dan plaats bij een positieve voorspanning, waardoor het apparaat terugkeert naar een toestand met lage weerstand (LRS). Om de eigenschappen van de geleidende gloeidraad te begrijpen, observeren we de genormaliseerde geleidbaarheid en de temperatuurafhankelijkheid. De geleiding in de LRS is een belangrijke richtlijn om indirect de eigenschappen van de geleidende gloeidraad te informeren. Afbeelding 3b toont de genormaliseerde geleiding (G_N ) die wordt gedefinieerd als de dynamische geleiding (G_d ) delen door statische geleiding (G₀ ) voor I–V-curven van V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat in de LRS met verschillende temperaturen. Ongeacht de temperatuur, de G_N waarde convergeert naar 1 wanneer de spanning nul is. Hierdoor kunnen we het bekende geleidingsmechanisme uitsluiten, zoals Schottky-emissie, Fowler-Nordheim-tunneling en de wet van het kind (I~V ² ) in ruimtelading-beperkte stroom (SCLC). Metaalohmse geleiding kan ook worden uitgesloten gezien de temperatuurafhankelijkheid, zoals weergegeven in figuur 3c. De afname van de weerstand bij toenemende temperatuur suggereert dat het geleidende filament een halfgeleidende eigenschap heeft. We kunnen dus de penetratie van V in de SiO_{x . uitsluiten} laag voor het geleidende hoofdfilament van V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat in LRS. Daarom is de bipolaire geheugenwerking van de V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat wordt gedomineerd door intrinsiek schakelen van SiO_x . Er wordt ook bevestigd dat de positieve en negatieve stromen niet zo veel verschillen, wat suggereert dat het in plaats van een interface-type zoals Schottky-emissie wordt gedomineerd door bulkgeleiding. Rekening houdend met de bovengenoemde genormaliseerde geleiding, zijn er twee mogelijke bulkdominante geleidingsmechanismen. De eerste is hoppinggeleiding volgens de formule:

Geheugenwisseling van V/SiO_x /AlO_y /p ⁺⁺ Si wanneer een positieve vorming met CCL van 30 A wordt toegepast. een Typische IV-curven. b Genormaliseerde geleiding. c In (I) versus 1000/T. d Schematische tekening van het vormproces

waar q , n , een , ø _T , v _o , en d zijn respectievelijk de elektrische lading, de concentratie van de ruimtelading, het gemiddelde van de sprongafstand, de hoogte van de elektronenbarrière voor het springen, de intrinsieke trillingsfrequentie en de dikte van de diëlektrische film. De ø _T berekend uit de helling van een lineaire grafiek van ln (I) versus 1000/T is 0,463 eV zoals weergegeven in figuur 3c. Een waarde berekend op basis van de relatie tussen E_a en V is 5,17 nm, wat aangeeft dat de geleidende gloeidraad is gevormd in de SiO_x is niet sterk en ligt dicht bij de HRS-toestand. Het andere geleidingsmechanisme, de Poole-Frenkel (PF)-emissie, werd behandeld in aanvullend bestand 1. Op basis van de bovenstaande resultaten, het geleidende filamentmodel in de geheugenbewerking van V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat is afgebeeld in figuur 3d. Bij het positieve vormingsproces verliep het oxidatieproces aan de VTE-zijde, maar vanwege de hoge CCL kan een geleidend filament worden gevormd in de SiO_x en AlO_y door de beweging van de zuurstofvacatures. Tijdens het resetproces induceert het elektrische veld tegenover de vorming en zetting zuurstof en recombinatie met de zuurstofvacature, wat resulteert in de breuk van de geleidende gloeidraad. Opgemerkt wordt dat de selector- en geheugenbewerkingen in dezelfde cel worden waargenomen. Geheugenbewerking is mogelijk nadat de drempelbewerking heeft plaatsgevonden en vervolgens is de schakelaar volledig uitgeschakeld. De omgekeerde richting is echter niet mogelijk omdat de reset-omschakeling van de geheugenbewerking niet volledig is uitgeschakeld.

Afbeelding 4a toont genormaliseerde I–V-curven in de LRS van V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat bij laagspanningsregime (0~1 V) voor verschillende CCL-omstandigheden (5 A, 30 μA en 1 mA). Hier wordt de genormaliseerde I-V-curve gedefinieerd als de stroom bij elke spanning gedeeld door de stroom bij 1 V. Aangezien de niveaus van de LRS-stroom, afhankelijk van de CCL, variëren, stellen we de stroomwaarde in op 1 V om gemakkelijk de niet-lineariteit. Er kan worden waargenomen dat naarmate de CCL afneemt, de stroom wordt onderdrukt bij een lager spanningsregime. Om een ​​meer kwantitatieve relatie af te leiden, wordt niet-lineariteit gedefinieerd als de verhouding van de stroom bij V_READ tot dat op de helft van V_LEES . Afbeelding 4b toont de leesstroom bij 1 V en niet-lineariteit als functie van CCL voor V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat. De afname in leesstroom als gevolg van CCL-reductie suggereert dat de geleidende gloeidraad fijner wordt en dat vervolgens de niet-lineariteit toeneemt. De intrinsieke siliciumoxidefilm vertoont zelfs in een enkele laag een hoge niet-lineariteit. De intrinsieke niet-lineaire eigenschap is te wijten aan de bulkaard van het siliciumoxide in plaats van aan het grensvlak van het silicium. Hoe kleiner de CCL, hoe minder degradatie wordt gegenereerd in de SiO_x , zodat de verlaging van het trapenergieniveau in de LRS in vergelijking met die in de HRS kan worden geminimaliseerd. Daarom kan de hogere energiebarrière de niet-lineariteit in de LRS-toestand maximaliseren wanneer een lagere CCL op het apparaat wordt toegepast. Evenzo is de geleiding beschreven door de PF-emissie in de TaO_x /TiO_y stapel zorgt voor een hoge niet-lineariteit [57]. Een andere mogelijkheid is dat omdat de diëlektrische constante van het oxide kleiner is, er meer passages naar de oxidefilm worden gemaakt vanwege de concentratie van het veld. Dit kan leiden tot een verlaging van het valenergieniveau van de oxidelaag, die naar verwachting zal dienen als een tunnelbarrière voor Al₂ O₃ . Om de leesmarge (∆V) te verkrijgen in n × n kruispuntarray gebruiken we het vereenvoudigde equivalente circuit zoals weergegeven in figuur 4c. In het ergste geval worden de aangrenzende cellen ingesteld op de LRS en de belastingsweerstand (R_L ) aan de LRS-weerstand. De ∆V werd berekend uit het verschil tussen V_OUT bij LRS en V_OUT bij HRS. Afbeelding 4d toont de ∆V als functie van het aantal woordregels (n ) voor V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat. Hoe kleiner de CCL, hoe hoger de AV omdat de niet-lineariteit toeneemt. Wanneer 10% leesmarge is beveiligd, kan de array worden uitgebreid tot ongeveer meer dan 10 × 10 voor CCL van 5 μA en tot 5 × 5 voor CCL van 1 mA. De arraygrootte om de sluipstroom te weerstaan ​​is niet voldoende, maar het zal helpen de arraygrootte uit te breiden wanneer het apparaat met selectorfunctie is aangesloten in een V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat. Vergeleken met 0,5 V uitlezing in alle CCL's, heeft deze een hogere niet-lineariteit bij uitlezing bij 1 V. Hoewel lage V_READ leidt tot een laag statisch vermogen bij het lezen, wordt de waarde van niet-lineariteit kleiner, wat te wijten is aan het feit dat het elektrische veld minder is op de SiO_x /AlO_y laag in kleinere V_LEES .

Niet-lineaire kenmerken van V/SiO_x /AlO_y /p ⁺⁺ Si voor geheugenwisseling. een IV-curven met verschillende CCL's. b Lees huidige en niet-lineariteit als functies van CCL. c Equivalente circuits van kruispuntarray. d Leesmarge als functie van woordregelnummer voor verschillende CCL's en leesspanning

Conclusies

In dit werk is een V/SiO_x /AlO_y /p ⁺⁺ Si-apparaat met zowel een selector als een geheugenfunctie door eenvoudig CCL te besturen, wordt onderzocht. Wanneer een CCL van 1 A of minder wordt toegepast, wordt unidirectionele drempelomschakeling waargenomen voor selectortoepassing. Positieve vorming oxideert de V-elektrode en het MIT-fenomeen van VO_x drempeloverschakeling kan veroorzaken. De AlO_y laag kan een hoge selectiviteit van 10 ⁴ . bereiken door de uitstroom te verlagen. Aan de andere kant, wanneer een CCL van 5 μA of meer wordt toegepast, wordt geheugenwisseling waargenomen omdat er effectieve geleidende filamenten worden gevormd op de SiO_x laag. Hoe lager de CCL, hoe groter de niet-lineariteit, wat helpt om de grootte van de cross-point-array te vergroten.

Afkortingen

ALD:

Atoomlaagafzetting

BE:

Onderste elektrode

CCL:

Conformiteitsstroomlimiet

CRS:

Complementaire resistieve schakeling

DRAM:

Dynamisch willekeurig toegankelijk geheugen

HRS:

Staat met hoge weerstand

I–V:

Stroom–spanning

LRS:

Staat met lage weerstand

MIT:

Metaal-isolator-overgang

OTS:

Ovonische drempelomschakeling

PECVD:

Plasma-versterkte chemische dampafzetting

P-F:

Poole-Frenkel

RRAM:

Resistief willekeurig toegankelijk geheugen

SCLC:

Ruimte-lading-beperkte stroom

SCM:

Opslagklasse geheugen

SPA:

Halfgeleiderparameteranalysator

SSD:

Solid State-schijf

TE:

Bovenste elektrode

TEM:

Transmissie-elektronenmicroscopie

V:

Vanadium