Recente artikelen beschrijven de schaalbaarheid van koolstofnanobuisjes, doorbraken op het gebied van integratie

Koolstofnanobuizen (CNT) zijn aantrekkelijk voor de halfgeleiderindustrie omdat ze superieure elektrische geleiders zijn in vergelijking met silicium met een lichaamsdikte van slechts 1 nanometer. Dus waarom hebben we nog geen CNT-chips in alles, van mainframes tot mobiele apparaten? Schaalbaarheid van de transistor en grootschalige integratie zijn nog grote uitdagingen. Maar twee papers die mijn collega's en ik onlangs publiceerden in Science en Natuurnanotechnologie laten veelbelovende doorbraken zien op deze twee gebieden die cruciaal zijn voor de realiteit van CNT-chips.

Footprint achievement tips op nanoschaal

Ten eerste:schaalvergroting. We weten dat 3D FinFET-siliciumchips hun vermogens- en prestatielimiet kunnen bereiken bij 7 nanometer. En hoewel de recente aankondiging van 5nm silicium nanosheet-transistors de schaal, het vermogen en de prestaties bij het volgende knooppunt een boost geeft, kennen we ook de limieten ervan.

Een transistor is meer dan zijn poort. De bron, afvoer en afstandhouders vormen allemaal een totale voetafdruk. Afgebeeld:een CNT-transistor met een voetafdruk van 40 nm. (Figuur 1B in "Koolstof nanobuistransistors geschaald naar een voetafdruk van 40 nanometer", gepubliceerd in Science.)

In onze Wetenschap paper "Koolstof nanobuistransistors geschaald naar een voetafdruk van 40 nanometer", we hebben een volledige CNT-transistor geschaald naar het doel van The International Technology Roadmap for Semiconductors (ITRS) om transistors een voetafdruk van 40 nm te laten bereiken - een doel dat ze hebben gesteld en niet zijn veranderd sinds 2015 Ter referentie:de huidige topklasse 14nm-transistoren nemen in feite ongeveer 90nm aan chipvastgoed in beslag.

We kunnen een CNT-transistor mogelijk verder schalen dan silicium om de primaire reden dat ze intrinsiek slechts 1,2 nm dik zijn. Deze dunheid heeft het domino-effect van het verminderen van de poortlengte tot 10 nm omdat het een betere elektrostatische controle van de poort biedt en stroomlekkage helpt minimaliseren. Bovendien reizen elektronen sneller in CNT's dan silicium, wat de prestaties van het apparaat verbetert.

Maar we hadden een nieuwe manier nodig om CNT's aan te sluiten op hun bron en afvoer (afgebeeld). We moesten de perfecte mix van materialen vinden om deze 10nm-elementen samen te "bakken" op een produceerbare temperatuur. Onze eerdere werkende end-bonded contacten tussen source-en-CNT en drain-en-CNT vereisten zo hoge verwerkingstemperaturen, rond de 850 ° C, dat het kanaal niet korter kon zijn dan 60-100 nm. Door over te schakelen op een kobalt-molybdeenlegering voor de bedrading tussen de elementen, werd de temperatuur effectief verlaagd tot een aanvaardbare 650 °C, waardoor de afstanden werden teruggebracht tot 10 nm.

Dr. Qing Cao, de hoofdauteur van het artikel, en andere collega's van het team hebben aangetoond dat de CNT-transistor bij deze nieuw bereikte footprint prestaties kan leveren op een niveau dat vergelijkbaar is met de huidige transistorstandaarden.

CNT-elementen komen samen op ringoscillator

Het demonstreren van zo'n extreem geschaalde enkele transistor, zelfs met een minder produceerbare processtroom, gaf ons de motivatie om de integratie-uitdagingen voor praktische CNT-technologieën op te lossen. En de afgelopen vijf jaar heeft mijn team individuele elementen van CNT-technologie ontwikkeld. We weten hoe we halfgeleidende CNT's moeten scheiden, CNT's "zelf-assemblerend" op een wafer kunnen maken en betrouwbare n-kanaal CNT-veldeffecttransistors of "FET's" kunnen fabriceren (die meestal snel degraderen als gevolg van contactmetaaloxidatie) met behulp van verschillende technieken.

Alle elementen moeten gelijktijdig werken in een functionele ringoscillator . Afgebeeld:Scanning-elektronenmicroscopie met bovenaanzicht van een 5-traps CNT-ringoscillator en CNT's geplaatste sleuven. (Figuur 1B in "Hoge-snelheid logische geïntegreerde schakelingen met zelf-geassembleerde koolstofnanobuisjes die in oplossing zijn verwerkt", gepubliceerd in Nature Nanotechnology.)

De uitdaging bij het ontwikkelen van een ontwrichtende technologie in een vroeg stadium is dat sommige technieken die worden gebruikt om één probleem op te lossen, andere elementen van het apparaat en het circuit kunnen vernietigen. Dit is de fundamentele reden waarom alle op nanotechnologie gebaseerde demonstraties, zoals die met CNT's, beperkt waren tot een zeer laag integratieniveau. En het doet twijfel rijzen over de haalbaarheid om ze op een praktische manier te gebruiken.

Maar we hebben een grote stap voorwaarts gezet bij het oplossen van deze integratie-uitdaging in onze Nature Nanotechnology paper, "High-speed logische geïntegreerde schakelingen met zelfgeassembleerde koolstofnanobuisjes", waarin we laten zien hoe we alle stukjes bij elkaar kunnen brengen om een ​​standaard benchmarkcircuit te maken in elke logische technologie - een CMOS-ringoscillator.

Dr. Jianshi Tang en mijn andere teamleden combineerden onze eerder ontwikkelde methoden om CNT's te zuiveren en samen te plaatsen (individueel zien ze eruit als penne pasta die in oplossing drijft), maar maakten één belangrijke aanpassing door een zijwandoxide toe te voegen om het n-FET-kanaal te beschermen van degradatie tijdens het fabricageproces (de zijwand resulteerde in een driemaal hogere opbrengst, wat er verder voor zorgt dat aan de vereiste van alle elementen op de ringoscillator gelijktijdig wordt voldaan).

De functionele 5-traps CMOS-ringoscillatoren die in het artikel worden beschreven (en hierboven afgebeeld) kunnen al werken op 1 V (een industriestandaard). Ondanks de lage CNT-dichtheid in het kanaal (je kunt de zes CNT's in dezelfde afbeelding zien) en ontspannen parameters, bereikt de fase-schakelfrequentie 2,8 GHz (355 picoseconde) - het eerste voorbeeld van het doorbreken van de GHz-barrière voor op nanotechnologie gebaseerde demonstraties. Er wordt voorspeld dat we, met een dichtheid van meer dan 100 CNT's per micrometer en correct geschaalde apparaatafmetingen, een vertraging van minder dan een seconde in de fase kunnen bereiken, aanzienlijk sneller dan de huidige siliciumchips.

Zoals we in de krant schrijven: