AImotive lanceert aiWare3P neurale-netwerk-accelerator voor high-performance automotive vision

Hongarije-gebaseerd AImotive, een leider in automotive AI-oplossingen, heeft begonnen met het verzenden van zijn aiWare3P neurale-netwerk (NN) inferentie-engine intellectuele eigendom (IP) naar sleutelklanten. De aiWare3P-kern, aangekondigd vorig jaar, levert een purpose-built accelerator voor high-resolutie automotive vision en is volledig compliant met ISO26262 ASIL A, B en hogere certificeringsvereisten.

De IP is beschikbaar als een volledig synthetiseerbaar RTL-blok dat in een system-on-chip (SoC) geïntegreerd kan worden of als standalone-accelerator geïmplementeerd. De low-level microarchitectuur verbruikt veel minder host-CPU en shared-memory-bronnen dan concurrerende GPU-gebaseerde of SoC-oplossingen, wat lagere latentie en hogere determinisme voor real-world automotive workloads mogelijk maakt.

Gedichte NN-accelerators zoals de aiWare3P IP gebruikt in verschillende delen van het voertuig-elektronische platform (Bron: AImotive)

"Meeste chip-leveranciers bespreken accelerators in academische termen die niet vertalen naar productie," legt Tony-King Smith, AImotive's executive advisor, uit. "Ons ontwerp elimineert DSPs en network-on-chip (NoC) complexiteit, richten puur op automotive inferentie. Dit geeft ons ultra-lage latentie van input naar output en bevrijdt de host-CPU voor andere taken."

De aiWare3P-kern levert tot 16 TMAC/s (>32 TOPS) per kern bij 2 GHz, met multi-core en multi-chip configuraties die 50+ TMAC/s (>100 INT8 TOPS) bereiken. Deze cijfers ondersteunen multi-camera en heterogene sensor-platforms gebruikelijk in L2, L2+ en L3 autonoom rijden.

Gebouwd naar AEC-Q100 uitgebreide-temperatuur-specificaties, bevat de kern functies die ASIL-B en hogere certificering faciliteren. Het gepatenteerde ground-up-ontwerp levert hoog deterministische dataflow-beheer en tot 100x meer on-chip geheugenbandbreedte dan andere accelerators, wat 95% sustained efficiëntie op complexe diepe neurale netwerken (DNNs) met grote HD-inputs bereikt.

De aiWare SDK ondersteunt Khronos NNEF en ONNX-formaten, compilert binaries direct zonder low-level DSP of MCU-programmering. Het biedt geautomatiseerde FP32-naar-INT8-quantisatie met minimale nauwkeurigheidsverlies en een suite van DNN-prestatie-analysetools, wat ingenieurs in staat stelt lab-getrainde modellen naadloos over te zetten naar productie-automotive-hardware.

De bouwstenen van een automotive AI-accelerator, inclusief de aiWare hardware IP (Bron: AImotive)

Senior Vice President van Hardware Engineering Marton Feher stelt: "aiWare3P verenigt alles wat we geleerd hebben over het versnellen van neurale netwerken voor vision-gebaseerde automotive AI. Het is nu een van de industrie's meest efficiënte oplossingen voor massaproductie van L2/L2+/L3 AI."

Klanten implementeren aiWare3P al in productie L2/L2+ platforms en verkennen geavanceerde heterogene sensor-fusie. Opvallende partners omvatten Nextchip, die de kern integreert in zijn Apache5 Imaging Edge Processor, en ON Semiconductor, samenwerkend aan een gezamenlijke demonstratie van sensor-fusie-mogelijkheden.

AImotive zal bijgewerkte benchmarkresultaten publiceren in Q1 2020, met nadruk op realistische high-resolutie camera-inputs boven synthetische 224×224-tests, wat de toewijding aan transparante, toepassing-gerichte prestatiedata onderstreept.

Geen Host-CPU-interventie vereist

Nieuwe functies ondersteunen een breder portfolio van pre-geoptimaliseerde ingesloten activatie- en pooling-functies, wat 100% van de meeste NNs in staat stelt volledig binnen de aiWare3P-kern te draaien. Real-time datacompressie vermindert externe geheugenbandbreedtebehoeftes, en cross-coupling tussen C-LAM-convolutiemotoren en F-LAM-functiemotoren verbetert overlappende en geïntegreerde uitvoeringsefficiëntie.

De tile-based microarchitectuur vereenvoudigt fysieke implementatie op elk process-knooppunt door timing-beperkingen te verlichten. Logische tile-based data-beheer schaalt workloads naar de kern's maximum 16 TMAC/s zonder caches, NoCs of andere vermogen-zware multi-core-benaderingen die doorgaans determinisme en silicium-oppervlakte hinderen.

De RTL voor aiWare3P zal beschikbaar zijn voor alle klanten vanaf januari 2020, vergezeld door een geüpgraded SDK met verbeterde compilers en real-time fijnmazige hardware-analysetools.