Cadence lanceert ML-gedreven Cerebrus-tool om chip-ontwerp-productiviteit 10x en PPA 20% te boosten

Chip-ontwerp evolueert snel – klanten eisen meer features, kleinere footprints, en lager vermogen, wat complexiteit naar nieuwe hoogtes drijft. Ingenieurs zijn steeds meer uitgerekt, wat het moeilijk maakt om producten op tijd te leveren. Cadence Design Systems reageert met Cerebrus Intelligent Chip Explorer, een machine-learning (ML)-aangedreven tool die de gehele RTL-naar-signoff-flow optimaliseert.

Cerebrus claimt tot een 10-voudige toename in ontwerpproductiviteit en een 20% verbetering in power, performance, en area (PPA) over een breed scala aan toepassingen, van consumentenelektronica tot hyperscale computing, 5G, automotive, en mobiel ontwerp. De oplossing combineert on-site en cloud-compute om te automatiseren wat traditioneel dozijningenieurs en maanden handmatige iteratie vereist.

"Dit is de eerste full-flow digitale optimalisatietool die ML gebruikt," zei Rod Metcalfe, Cadence's product-management group director. "Naarmate ontwerpcomplexiteit groeit, worden ingenieurs gedwongen handmatig te itereren, wat niet schaalbaar is. Cerebrus benut massive compute om automatisering te stroomlijnen en hogere productiviteit ontgrendelen."

Metcalfe benadrukte een case waarbij een enkele ingenieur convergeerde op een verbeterde 5nm mobile CPU-ontwerp in slechts 10 dagen, automatisch de PPA boostend.

Een ander use-case demonstreert geautomatiseerde floorplan-optimalisatie, wat significante timing- en power-winst oplevert.

Door historische ontwerpkennis te hergebruiken, elimineert Cerebrus herhalende handmatige leerprocessen, wat ingenieurs vrijmaakt om zich te richten op high-impact-taken. Cadence beschrijft dit als een "revolutie" in electronic design automation (EDA), en positioneert de tool als essentieel voor teams die geavanceerde nodes en steeds groeiende ontwerpcomplexiteit aanpakken.

Vroege adopters zijn Renesas en Samsung Foundry. Renesas's Satoshi Shibatani merkte op dat geautomatiseerde flow-optimalisatie met Cerebrus meer dan 10% verbetering in ontwerpprestaties leverde. Samsung Foundry's Sangyun Kim rapporteerde meer dan 8% vermogensreductie op kritieke blokken en een 50% verbetering in timing na slechts een paar dagen gebruik.

• Reinforcement ML: Verkent niet-voor-de-hand-liggende flow-oplossingen, verbeterend PPA en productiviteit.
• ML-model-hergebruik: Past eerdere lessen automatisch toe op nieuwe projecten, de leercurve verkortend.
• Verbeterde productiviteit: Een enkele ingenieur kan full RTL-naar-GDS-flows voor meerdere blokken tegelijkertijd auto-optimaliseren.
• Massaal gedistribueerde computing: Schaal on-premises of cloud-resources voor snelle verkenning.
• Intuïtieve interface: Interactieve cockpit biedt real-time analytics en run-management.

Cerebrus integreert naadloos met Cadence's bredere digitale full-flow-suite – inclusief Genus-synthese, Innovus-implementatie, Timing-signoff, Joules RTL-power, Voltus IC-power-integriteit, en Pegasus-verificatie – wat klanten een snel, voorspelbaar pad naar design-closure biedt.