Cadence onthult Rapid-Performance Emulatie & Prototyping-oplossingen voor miljard-gate SoC-verificatie

Cadence Design Systems introduceert vandaag de nieuwste emulatie- en prototyping-platforms, belovend de snelste, hoogste-prestatie pre-silicium hardware debugging en software-validatie voor miljard-gate SoC-ontwerpen.

Met een unified compiler-interface en gemeenschappelijke debug- en testbench-interfaces, leveren de nieuwe Palladium Z2 enterprise emulatie- en Protium X2 enterprise prototyping-systemen tweemaal de capaciteit en 1,5 keer de prestaties van hun voorgangers. De breekbare modulaire compile-technologie kan 10 miljard gates in onder 10 uur verwerken op Palladium Z2 en onder 24 uur op Protium X2.

Centraal tot de Palladium Z2 / Protium X2-combinatie is de unified compiler-interface: een ontwerp dat voor Palladium compileert, zal compileren en draaien op Protium. De naadloos geïntegreerde flow, unified debug, gedeelde virtuele en fysieke interfaces, en gemeenschappelijke testbench-content ermöglichen snelle migratie van emulatie naar prototyping. Schaalbare capaciteit adresseren de eisen van mobiele, consumenten- en hyperscale computing-ontwerpen.

Cadence's Paul Cunningham, senior vice president en general manager van de system and verification group, zei: 'Pre-silicium verificatie van geavanceerde SoC-ontwerpen vereist een oplossing met multi-miljard-gate capaciteit die zowel hoogste prestaties als snelle, voorspelbare debug biedt. Onze nieuwe dynamische duo voldoet aan deze eisen met twee strak geïntegreerde systemen: Palladium Z2 emulatie geoptimaliseerd voor snelle, voorspelbare hardware-debug en Protium X2 prototyping geoptimaliseerd voor hoogste-prestatie multi-miljard-gate software-validatie. We zijn enthousiast over de sterke klantbelangstelling en kijken ernaar uit om met hen te partneren om deze nieuwe systemen te benutten voor de hoogste verificatie-doorvoer op hun ontwerpen.'

Vroege klanten hebben de voordelen van de gemeenschappelijke front-end verificatie-doorvoer benadrukt. Bij Nvidia, zei senior director voor hardware-engineering Narendra Konda: 'De complexiteit van onze high-end graphics en hyperscale-ontwerpen neemt met elke generatie toe, terwijl onze time-to-market schema's strakker worden. Door de gemeenschappelijke front-end flow in de Cadence Palladium Z2 en Protium X2 systemen te gebruiken, optimaliseren we workload-verdeling tussen verificatie, validatie en pre-silicium software bring-up. Met tweemaal de bruikbare capaciteit, 50% hogere doorvoer, en snellere modulaire compiler-turnaround, kunnen we onze meest geavanceerde GPU- en SoC-ontwerpen comprehensief en op tijd valideren.'

Ook bij Arm, zei senior director of design services Tran Nguyen: 'Best-in-class emulaties zijn essentieel voor ons succes, en Arm gebruikt emulatie uitgebreid samen met simulatie op Arm-based servers om de hoogste verificatie-doorvoer te bereiken. Met het nieuwe Cadence Palladium Z2-systeem, hebben we tot 50% prestatieverbetering en 2x capaciteitsverbetering gezien voor onze nieuwste ontwerpen, wat ons de krachtige pre-silicium mogelijkheden geeft om onze next-generation IP en producten te verifiëren.'

Net als hun voorgangers, zijn Palladium Z2 en Protium X2 gebouwd naar een standaard rack-configuratie en bedoeld om in een datacenter geïnstalleerd te worden en vanaf de ingenieursbureaus benaderd te worden. Beide kunnen veel ontwerpen gelijktijdig aan, afhankelijk van hoeveel capaciteit de individuele eigenlijk vereisen. De granulariteit die gedeeld kan worden, is op het niveau van de individuele chip binnen het systeem, en beide systemen schalen zodat elke individuele chip parallel voor een ander ontwerp gebruikt kan worden:

• Palladium Z2 schaalt van één chip met 8 miljoen gates en kan tot 144 gelijktijdige jobs per rack hebben. Of het kan schalen tot 18,4 miljard gates per rack als de hele rack voor een enkel ontwerp gebruikt wordt. Daarbovenop, kunnen tot 12 racks voor een enkel ontwerp gebruikt worden en schalen tot 18,4 miljard gates.
• Een volle rack Protium X2 bevat 60 FPGA's en we hebben klanten die 60 jobs parallel draaien. Aangezien een enkele FPGA in Protium X2 ~40 miljoen gates vasthoudt, zijn dit geen kleine ontwerpen. De hele rack kan voor een enkel ontwerp van 2,4 miljard gates gebruikt worden. Of, zoals bij Palladium Z2, kan een groot ontwerp verder geschaald worden over meerdere racks.

De Cadence verification full flow, inclusief Palladium Z2 emulatie, Protium X2 prototyping, Xcelium logic simulatie, het JasperGold formal verification platform en de Cadence-suite van slimme verificatie-applicaties, levert de hoogste verificatie-doorvoer van bugs per dollar per dag, volgens het bedrijf.