RISC-V International en CHIPS Alliance werken samen aan OmniXtend

RISC-V International en CHIPS Alliance hebben een gezamenlijke samenwerking aangekondigd om de OmniXtend Cache Coherency-specificatie en -protocol bij te werken, samen met het uitbouwen van ontwikkelaarstools voor OmniXtend.

Als onderdeel van de samenwerking hebben RISC-V International en CHIPS Alliance een nieuwe OmniXtend-werkgroep gevormd die zich zal richten op het creëren van een open, cache-coherente, uniforme geheugenstandaard voor multicore-computerarchitecturen. OmniXtend is een volledig open netwerkprotocol voor het rechtstreeks uitwisselen van coherentieberichten met processorcaches, geheugencontrollers en verschillende accelerators, en biedt een efficiënte manier om nieuwe accelerators, opslag- en geheugenapparaten aan te sluiten op RISC-V-systemen op chip (SoC's). Het kan worden gebruikt om RISC-V-systemen met meerdere sockets te creëren.

De groep zal de OmniXtend-specificatie en het protocol bijwerken, architectuursimulatiemodellen en een RTL-implementatie (Reference Register Transfer Level) uitbouwen, en een verificatiewerkbank creëren. Deze tools voor een open, standaard uniforme geheugencoherentiebus die gebruikmaakt van OmniXtend, zullen het voor ontwerpers gemakkelijker maken om OmniXtend te gebruiken voor datacentrische toepassingen.

“Omdat RISC-V International implementatie-onafhankelijke specificaties en ecosysteemcomponenten ontwikkelt, is het een belangrijke prioriteit voor ons om ervoor te zorgen dat alles wat we ontwikkelen zal werken met opkomende en gevestigde normen. De gezamenlijke werkgroep zal samenwerken met verschillende RISC-V-groepen om het OmniXtend-protocol te herzien met de nadruk op cachebeheer en met veel aandacht voor coherentie voor RISC-V-leden”, zegt Mark Himelstein, CTO bij RISC-V International. "Als resultaat van deze gezamenlijke inspanning zal de RISC-V-gemeenschap over de tools beschikken die ze nodig hebben om gebruik te maken van een open, coherente, uniforme geheugenstandaard voor alle soorten datacentrische toepassingen."

“De nieuw gevormde OmniXtend-werkgroep zal de standaard zetten voor open, coherente heterogene computerarchitecturen. We zijn van plan een combinatie van hardware-IP-blokken toe te staan, waardoor ontwikkelaars meer ontwerpflexibiliteit krijgen, zodat ze kunnen kiezen wat het beste werkt voor hun specifieke toepassingsbehoeften”, zegt Rob Mains, algemeen directeur bij CHIPS Alliance. "We moedigen de RISC-V-gemeenschap aan om deel te nemen aan dit belangrijke initiatief dat nieuwe ontwerpmogelijkheden zal openen met OmniXtend."

Fast track architectuuruitbreidingsproces

Vorige maand maakte RISC-V International het eenvoudiger om kleine voorstellen voor architectuuruitbreidingen te standaardiseren, met een versneld proces. Dit snelle proces is een middel om een ​​relatief kleine architectuuruitbreiding te maken zonder een taakgroep te maken. De voorgestelde uitbreiding moet eenvoudig van aard zijn en van waarde zijn voor een aanzienlijk deel van de RISC-V-gemeenschap. Het moet een specifiek en duidelijk probleem of behoefte aanpakken, goed passen in de bestaande architectuur en de huidige solide conceptuitbreidingen en niet onderhevig zijn aan betwisting.

Het "Fast Track Architecture Extension Process" (Fast Track) definieert het proces voor het ontwikkelen en standaardiseren van architectuuruitbreidingen die aan specifieke criteria voldoen, terwijl een redelijke kwaliteitscontrole wordt geboden onder toezicht en goedkeuring van de relevante vaste commissie van RISC-V. Zodra een verlenging ter overweging is ingediend, wordt deze intern beoordeeld voordat het een openbaar beoordelingsproces van 45 dagen ingaat.

Himelstein merkte op:""Het Fast Track-systeem stelt ons in staat om sneller in te spelen op de behoeften van de RISC-V-gemeenschap, aangezien de diversiteit aan RISC-V-oplossingen en -toepassingen exponentieel blijft groeien."

De ZiHintPause-extensie, waarmee ingenieurs het energieverbruik van hun ontwerpen kunnen verminderen, is de eerste die onder dit nieuwe proces wordt geratificeerd. De extensie helpt ook de prestaties van spin-wait-loops te verbeteren en multithreaded cores in staat te stellen tijdelijk extensiebronnen op te geven. De ZiHintPause-extensie voegt een enkele PAUSE-instructie (gecodeerd als een HINT-instructie) toe aan de ISA. Himelstein zei:""De ratificatie van ZiHintPause laat zien hoe dit vereenvoudigde proces de beoordeling van belangrijke uitbreidingen aanzienlijk versnelt, terwijl RISC-V's belangrijkste huurder van openheid behouden blijft met een openbare beoordelingsperiode."

"Dit is een belangrijke uitbreiding voor de RISC-V ISA, dus we zijn blij om te zien dat ZiHintPause snel kon worden geratificeerd en nu beschikbaar is voor de hele RISC-V-gemeenschap", zegt Greg Favor, mede-oprichter en CTO, Ventana Micro Systems. "Fast Track handhaaft de nodige checks and balances om ervoor te zorgen dat uitbreidingen goed zijn ontworpen en voldoen aan de architecturale benadering van RISC-V, terwijl het de weg vrijmaakt voor RISC-V International om zijn reeks gestandaardiseerde uitbreidingen snel uit te breiden."

Verwante inhoud :

• Het mysterie uit aangepaste extensies halen in RISC-V SoC-ontwerp
• Telink SoC gebruikt RISC-V P-extensie voor AI/ML op edge-apparaten
• Open source GPU bouwt voort op RISC-V
• Micro Magic RISC-V-kern levert 110.000 CoreMarks/Watt
• RISC-V-top:hoogtepunten op de agenda
• Imperas breidt RISC-V-referentiesimulator uit voor dekkingsgestuurde verificatieanalyse