Cadans versnelt SoC-verificatie met miljard poorten

Cadence Design Systems heeft zijn volgende generatie emulatie- en prototypingsystemen gelanceerd, die naar eigen zeggen de snelste en best presterende pre-silicium hardware-debug en softwarevalidatie bieden voor de verificatie van systeem-op-chip (SoC)-ontwerpen met miljard poorten.

Met een uniforme compiler-interface en gemeenschappelijke debug-interfaces en testbench-inhoud, bieden de nieuwe Palladium Z2 enterprise-emulatie en Protium X2 enterprise prototyping-systemen klanten 2x capaciteit en 1,5x prestatieverbeteringen ten opzichte van hun voorgangers, waardoor meer validatiecycli kunnen worden uitgevoerd op grotere chips in minder tijd. Cadence zei dat beide systemen ook baanbrekende modulaire compileertechnologie bieden die in staat is om 10 miljard poorten te compileren in minder dan 10 uur op het Palladium Z2-systeem en in minder dan 24 uur op het Protium X2-systeem.

Een sleutel tot de Palladium Z2 / Protium X2-combinatie, die deel uitmaakt van de bredere Cadence-verificatiesuite, inclusief slimme verificatietoepassingen, is de uniforme compilerinterface, wat betekent dat een ontwerp dat voor Palladium compileert, wordt gecompileerd en op Protium wordt uitgevoerd. Met de naadloos geïntegreerde stroom, uniforme debug, gemeenschappelijke virtuele en fysieke interfaces en testbench-inhoud over de systemen heen, bieden de twee systemen snelle ontwerpmigratie en testen van emulatie tot prototyping. Dankzij de schaalbare capaciteit zijn ze ontworpen om de uitdagingen aan te gaan van degenen die ontwerpen voor de meest geavanceerde toepassingen, waaronder ontwerpen voor mobiele, consumenten- en hyperscale computing.

Paul Cunningham van Cadence zei:"Pre-siliciumverificatie van geavanceerd SoC-ontwerp vereist een oplossing met een capaciteit van meerdere miljarden poorten die zowel de hoogste prestaties als snel voorspelbare debug biedt." De senior vice-president en algemeen manager van de systeem- en verificatiegroep voegde toe:"Ons nieuwe dynamische duo voldoet aan deze vereisten met twee nauw geïntegreerde systemen, Palladium Z2-emulatie geoptimaliseerd voor snel voorspelbare hardware-debug en Protium X2-prototyping geoptimaliseerd voor hoogste prestaties van meerdere miljarden- validatie van poortsoftware. We zijn enthousiast over de sterke interesse van de klant en kijken ernaar uit om met hen samen te werken om deze nieuwe systemen te benutten om de hoogste verificatie-doorvoer op hun ontwerpen te bereiken."

Vroege klanten hebben opmerkingen gemaakt over de voordelen van de gebruikelijke front-end verificatiedoorvoer. Bij Nvidia zei de senior director hardware engineering, Narendra Konda:"De complexiteit van onze high-end graphics en hyperscale-ontwerpen neemt met elke generatie toe, terwijl onze time-to-market-schema's strakker worden. Met behulp van de gemeenschappelijke front-end flow in de Cadence Palladium Z2- en Protium X2-systemen, optimaliseren we de verdeling van de werklast tussen verificatie, validatie en pre-siliciumsoftware. Met tweemaal de bruikbare capaciteit, 50 procent hogere doorvoer en snellere modulaire compiler-turnaround, kunnen we onze meest geavanceerde GPU- en SoC-ontwerpen volledig en op schema valideren.”

Ondertussen zei de senior director of design services, Tran Nguyen, bij Arm:"Best-in-class emulaties zijn de sleutel tot ons succes, en Arm gebruikt emulatie uitgebreid samen met simulatie op Arm-gebaseerde servers om de hoogste verificatiedoorvoer te bereiken. Met het nieuwe Cadence Palladium Z2-systeem hebben we tot 50% verbetering in prestaties en 2x verbetering in capaciteit gezien voor onze nieuwste ontwerpen, wat ons de krachtige pre-siliciummogelijkheden biedt die nodig zijn om onze volgende generatie IP en producten te verifiëren.”

Net als hun voorgangers zijn Palladium Z2 en Protium X2 gebouwd volgens een standaard rackconfiguratie en zijn ze bedoeld om te worden geïnstalleerd in een datacenter en toegankelijk vanaf het bureau van de technici. Beide kunnen veel ontwerpen tegelijk aan, afhankelijk van hoeveel capaciteit de afzonderlijke ontwerpen daadwerkelijk nodig hebben. De granulariteit die kan worden gedeeld, is op de individuele chip in het systeem, en beide systemen schalen zodat elke individuele chip parallel kan worden gebruikt voor een ander ontwerp:

• Palladium Z2 schaalt vanaf één chip met 8 miljoen poorten en kan tot 144 gelijktijdige taken per rack hebben. Of het kan worden opgeschaald naar 18,4 miljard poorten per rack als het hele rack wordt gebruikt voor één ontwerp. Daarnaast kunnen tot 12 racks worden gebruikt voor een enkel ontwerp en opschalen tot 18,4 miljard poorten.
• Een volledig rack met Protium X2 bevat 60 FPGA's en we hebben klanten die 60 taken parallel uitvoeren. Aangezien een enkele FPGA in Protium X2 ongeveer 40 miljoen poorten bevat, zijn dit geen kleine ontwerpen. Het hele rack kan worden gebruikt voor een enkel ontwerp van 2,4 miljard poorten. Of, zoals bij Palladium Z2, kan een groot ontwerp verder worden geschaald over meerdere racks.

De volledige stroom Cadence-verificatie, inclusief Palladium Z2-emulatie, Protium X2-prototyping, Xcelium-logica-simulatie, het JasperGold-formele verificatieplatform en de Cadence-suite van slimme verificatietoepassingen, levert volgens het bedrijf de hoogste verificatie-doorvoer van bugs per dollar per dag.