Universele schuifregisters: parallel-in/parallel-uit met bidirectionele verschuivingscontrole

Een parallel-in/parallel-uit schuifregister accepteert data in parallel, verschuift deze en presenteert het verschoven resultaat, zoals geïllustreerd hieronder.

Een universeel schuifregister breidt deze mogelijkheid uit door parallel laden, serieel verschuiven en extra controle-opties zoals richting en houder-modus te ondersteunen.

In de bovenstaande figuur worden vier bits data toegepast op de parallelle ingangen D_A D_B D_C D_D. De mode-controlesignalen bepalen of de data parallel wordt geladen of één positie per klokpuls verschuift.

Veel apparaten laten dezelfde controlelijn de verschuivingsrichting selecteren. Elke klokovergang verplaatst de data één bit; de verschoven uitgang is beschikbaar op Q_A Q_B Q_C Q_D. De „data-in” en „data-out” pinnen vergemakkelijken het cascaderen van meerdere registers.

Hoewel het diagram alleen rechts-verschuivende cascades toont, kunnen links-verschuivende cascades worden gerealiseerd door een tweede paar „data-in” en „data-out” pinnen toe te voegen, georiënteerd naar links.

De interne structuur van een rechts-verschuivend parallel-in/parallel-uit schuifregister wordt hieronder getoond. Tri-state buffers zijn optioneel maar gebruikelijk in commerciële delen.

De 74LS395 is een voorbeeld dat nauw aansluit bij het conceptuele diagram hierboven. Een samengevat datasheet-overzicht volgt; de volledige datasheet is later in dit hoofdstuk gelinkt.

LD/SH’ stuurt de multiplexer die kiest tussen parallel laden en serieel verschuiven. Wanneer LD/SH’ = 1, schakelen de bovenste vier AND-poorten de parallelle ingangen D_A D_B D_C D_D in naar de vier flipflops. De klokinvoer is geïnverteerd, dus data wordt gelatcht op de negatieve flank.

Met het register geladen, activeert het instellen van LD/SH’ = 0 het verschuivingspad, wat de inhoud één bit naar rechts verplaatst op elke negatieve-klokflank. Na vier klokken zal de data het register hebben verlaten, tenzij het in cascade wordt geschakeld via Q_D’ naar de seriele ingang van een ander apparaat.

Het diagram toont een datapatroon geladen in Q_A Q_B Q_C Q_D en vervolgens één positie naar rechts verschoven. De binnenkomende bit is onbekend (gemarkeerd X); het aarden van de SER-pin zou het invoerniveau helder maken.

Twee-klok verschuiving (twee-bit verschuiving) wordt in de volgende figuur geïllustreerd.

Deze schematische referenties worden beknopt gehouden omdat de essentiële functionaliteit al wordt behandeld in de daaropvolgende, gedetailleerdere figuren.

Voor een links-verschuivende configuratie moeten de flipflops herbedraad worden, waarbij de seriele ingang (SI) en seriele uitgang (SO) pinnen worden omgewisseld. Het datapad wordt: SI → Q_C → Q_B → Q_A → SO, wat de omgekeerde volgorde is van de rechts-verschuivende reeks.

Commerciële apparaten implementeren bidirectioneel verschuiven doorgaans door een controllijn (L/R) toe te voegen. Het volgende schema demonstreert een hypothetisch register dat links of rechts kan verschuiven afhankelijk van het L/R signaal.

Met L/R = 1 schakelt de multiplexer het rechts-verschuivingspad in; L/R = 0 selecteert het links-verschuivingspad. De seriele datainvoer (SR voor rechts, SL voor links) voedt de eerste flipflop, en de seriele uitgang (SR cascade of SL cascade) levert de data die het register verlaat.

Om parallel laden te combineren met bidirectioneel verschuiven, wordt een derde controllijn (SH/LD’) geïntroduceerd. Wanneer SH/LD’ = 0, geeft de laad-multiplexer de parallelle ingangen D_A D_B D_C door aan de flipflops op de volgende klok. Het instellen van SH/LD’ = 1 schakelt het laadpad uit en activeert weer de verschuivingscontrole bepaald door L/R.

Commerciële implementaties, zoals de 74ALS299, voegen een extra AND-poort toe om een houder-modus (S1 S0 = 00) te ondersteunen, die de uitgang continu herlaadt op elke klok, waardoor de opgeslagen data behouden blijft.

Zie de volgende sectie voor het 74ALS299 schema.

Parallel-in / parallel-uit en universele apparaten

Texas Instruments biedt een reeks serieel-in/parallel-uit schuifregisters. Raadpleeg de onderstaande links voor volledige datasheets.

• SN74LS395A – 4-bits parallel-in/parallel-uit schuifregister
• SN74ALS299 – 8-bits parallel-in/parallel-uit universeel schuifregister

Het 4-bits apparaat wordt beperkt door de 16-pins DIP-behuizing, die de vier datapinnen, controle-pinnen en voedingspinnen moet accommoderen.

Belangrijke controle-signalen zijn:

• CLR’ – actief-lage reset voor alle trappen.
• OC’ – actief-lage enable voor de vier tri-state uitgangsbuffers.
• LD/SH’ – multiplexert tussen parallel laden (M1) en serieel verschuiven (M2).
• C3/2 – een negatieve-klokflank die zowel de parallelle data (via 3 geprefixeerde signalen) als de seriele data (via 2 geprefixeerde signalen) klokt.

Tri-state buffers worden gestuurd door het EN4 signaal (laag activeert alle vier buffers). Wanneer Q_D’ in cascade wordt geschakeld naar de SER-pin van een ander apparaat, kan data door meerdere registers verschuiven.

De bovenstaande tabel, afgeleid van de 74ALS299 datasheet, vat de werking van het 8-bits universele schuifregister samen. De mode-ingangen S1 en S0 selecteren een van vier functies:

• 01 – links verschuiven
• 10 – rechts verschuiven
• 11 – parallel laden
• 00 – houder (continue herlaad van de uitgang op elke klok)

In houder-modus wordt de databus in tri-state gezet om externe apparaten de bus te laten aansturen terwijl het register zijn inhoud behoudt.

Wanneer S1 S0 = 00, 01, of 10 en de output enable signalen OE2’, OE1’ laag zijn, worden de schuifregister-uitgangen op de bus gedreven.

De rechts-verschuivende reeks (S1 S0 = 10) is: SR → Q_A → Q_B → Q_C → Q_D → Q_E → Q_F → Q_G → Q_H (Q_H’).

De links-verschuivende reeks (S1 S0 = 01) is: (Q_A’) → Q_A ← Q_B ← Q_C ← Q_D ← Q_E ← Q_F ← Q_G ← Q_H (Q_SL’).

Tri-state buffers kunnen worden uitgeschakeld door OE2’ of OE1’ te activeren; de interne registerinhoud blijft ongewijzigd maar is niet zichtbaar op de uitgangspinnen.

Het geannoteerde ANSI-symbool verduidelijkt de naamconventies uit de datasheet. Let op dat de mode-bits S0 S1 in omgekeerde volgorde staan ten opzichte van de tabel hierboven, een eigenaardigheid van de officiële documentatie.

Praktische toepassingen

Het volgende voorbeeld demonstreert hoe een universeel schuifregister een extern toetsenbord en LED-display kan consolideren in een enkel apparaat voor een alarmsysteem.

In het diagram zijn het toetsenbord en display in dezelfde behuizing gehuisvest. Toetsenborddata wordt parallel geladen in het schuifregister op een enkele klokpuls, waarna het serieel naar de hoofdalarmbox wordt verschoven. Gelijktijdig wordt LED-data van de hoofdbus serieel in het register geladen om de LEDs aan te sturen.

Acht LEDs en stroombegrenzende weerstanden zijn verbonden met de acht I/O-pinnen van de SN74ALS299. LEDs kunnen alleen worden aangedreven in Modus 3 (S1 = 0, S0 = 0) wanneer de tri-state enables OE1’ en OE2’ geaarde zijn, wat de uitgangen permanent inschakelt tijdens Modi 0, 1 en 2. Als flikkeren tijdens het verschuiven ongewenst is, kunnen de enables gekoppeld worden aan de mode-bits zodat de LEDs alleen in houder-modus branden.

Tijdens parallel laden activeert het instellen van S0 = 1 (logica 0 na inversie) de tri-state buffers om de schakelcontacten naar massa te trekken. De open contacten worden hoog getrokken door het weerstand-LED-netwerk, wat een heldere logische hoge oplevert wanneer geen toets is ingedrukt.

Op tijdstip t0, wanneer zowel S0 als S1 hoog zijn, wordt de schakeldata in het register geladen. Daarna verschuiven acht klokpulsen (t0 tot t8) de schakeldata uit via Q_H’, terwijl nieuwe LED-data verschuift in bij SR van het register.

Na de achtste verschuiving (t8) gaat S1 laag, wat het register in houder-modus plaatst (S1 S0 = 00). De opgeslagen data blijft stabiel, zelfs als extra klokken worden toegepast.

Klokgeneratie kan door een microcontroller worden afgehandeld als de frequentie onder 100 kHz blijft; voor hogere frequenties kan toegewijde logica de benodigde klokken en mode-signalen produceren.

Gerelateerde werkbladen:

• Schuifregisters Werkblad