Xilinx lanceert Zynq RFSoC DFE – High‑Performance, Power‑Efficient Hard IP‑oplossing voor 5G‑radio's

Xilinx heeft de Zynq RFSoC Digital Front End (DFE) onthuld, een toegewijde hard‑IP‑oplossing ontworpen voor 5G New Radio (NR) implementaties. Bouwend voort op de robuuste Zynq UltraScale+ architectuur, breidt de nieuwe DFE de RFSoC‑familie uit met high‑performance, low‑power compute‑blokken die de meest veeleisende 5G NR en legacy 4G workloads in next‑generation radio‑units (RU's) afhandelen.

5G's belofte van ongekende snelheid, ultra‑lage latentie, en massive connectiviteit introduceert complexe ontwerp‑uitdagingen. Terwijl mobiele apparaatfabrikanten een groeiende palet van 5G‑chipsets hebben, vereisen de uiteenlopende prestatie‑ en vermogenseisen over use cases – van enhanced mobile broadband tot ultra‑reliable low‑latency communication (URLLC) en massive machine‑type communication (mMTC) – gespecialiseerde, aanpasbare oplossingen.

3GPP Release 15 legde de basis voor 5G NR gericht op enhanced mobile broadband (eMBB). Release 16 breidde het spectrum uit om URLLC en mMTC te omvatten, wat kritische toepassingen mogelijk maakt zoals industriële automatisering, remote chirurgie en slimme‑stad‑implementaties. Toekomstige releases (17, 18 en verder) zullen NR‑MIMO, dynamisch spectrum‑delen, en toepassingsspecifieke verbeteringen toevoegen.

Netwerk‑functie‑virtualisatie en network‑slicing sturen operators in staat om toegewezen, high‑performance slices te provisioneren, afgestemd op elke applicatie. Het realiseren van deze flexibiliteit hangt echter af van radio's die de juiste mix van prestaties, flexibiliteit en stromefficiëntie combineren.

"Naarmate de 5G‑markt evolueert, moeten geïntegreerde RF‑oplossingen aanpasbaar blijven om toekomstige standaarden te halen," zei Liam Madden, Executive Vice President en General Manager van Xilinx's Wired and Wireless Group. "De Zynq RFSoC DFE levert de optimale balans tussen die aanpasbaarheid en fixed‑function IP."

De Zynq RFSoC DFE insluit hard‑IP‑kernen die de kernfuncties implementeren die vereist zijn in 5G RU‑signaalpaden (Figuur 1). Omdat de hard‑IP DFE‑kern een kleinere voetafdruk inneemt dan de equivalente soft‑IP‑implementatie in de eerdere Zynq RFSoC Gen 3, ondersteunt het nieuwe apparaat meer DFE‑kernen, wat de rekenprestaties boost en het stroomverbruik verlaagt. Xilinx schat dat de DFE ten minste 2x de DFE‑verwerkingsprestaties per watt kan bereiken vergeleken met een volledig benutte Zynq RFSoC Gen 3.

klik voor afbeelding in volledige grootte

Figuur 1. De Zynq RFSoC DFE hard IP ondersteunt een breed bereik aan verwerkingscapaciteiten vereist voor 5G NR alsook legacy 4G radio's. (Bron: Xilinx)

Tegelijkertijd kunnen ontwikkelaars het signaalpad aanpassen door hard‑IP‑blokken te bypassen of proprietary logica in de fabric in te voegen (Figuur 2).

klik voor afbeelding in volledige grootte

Figuur 2. De Zynq RFSoC DFE functionele architectuur combineert hard IP, logic fabric en processor‑subsysteem. (Bron: Xilinx)

Zynq RFSoC DFE‑ontwerpdocumentatie en ondersteuning zijn beschikbaar voor early‑access klanten, met verzendingen gepland voor de eerste helft van 2021. Voor meer informatie, bezoek de Xilinx RFSoC DFE productpagina. Xilinx zal ook extra details verstrekken tijdens zijn 5G virtuele evenement op 18–19 november.