JTAG-connectoren en interfaces

Meer informatie over de interfaces en connectoren die worden gebruikt om JTAG te implementeren.

In eerdere artikelen hebben we gekeken naar de originele JTAG-standaard, IEEE 1149.1. Dit omvatte de JTAG-testtoegangspoort (TAP), waarmee de gebruiker een statusmachine kan manipuleren om toegang te krijgen tot de interne onderdelen van het apparaat en om grensscantests uit te voeren.

Maar hoewel deze informatie essentieel is voor het begrijpen van JTAG, is het ook noodzakelijk om de fysieke kant te begrijpen, inclusief de connectoren en pinouts, en de commerciële JTAG-interfaces die op de markt verkrijgbaar zijn. In dit artikel gaan we de situatie verhelpen door JTAG als geheel minder theoretisch te benaderen.

JTAG-connectoren

Er is geen standaard connector voor JTAG. Vaker wel dan niet, is de "JTAG-connector" een standaard mannelijke header, zoals een header van 0,1" of een header met een fijnere pitch. Zoals we hebben gezien, zijn er slechts vier (of vijf) pinnen nodig om een ​​JTAG TAP te bedienen. Een apparaat dat echter wordt gebruikt om te 'communiceren' met de TAP, een JTAG-interface genaamd, heeft ook stroom- en aardverbindingen nodig, en ontwerpers kunnen desgewenst andere verbindingen in de JTAG-header opnemen.

Dus, gegeven een bord, hoe moet een ontwerper JTAG-toegang bieden? En, gezien een nieuw bord, waar moet je kijken om de JTAG-connector te vinden?

Hoewel er niet één standaard header is voor JTAG-interfaces, zijn verschillende header-typen min of meer gestandaardiseerd onder fabrikanten. Deze omvatten de ARM JTAG 20, de ARM JTAG 14, de TI JTAG 14, de STDC14 van STMicroelectronics, de OCDS 16-pin header [pdf] van Infineon, de CoreSight 10, de CoreSight 20, de MIPI 34 en de Mictor 38 Segger definieert hun J-Link- en J-Trace-connectoren als bijna identiek aan de ARM JTAG 20.

De meeste headers zijn al dan niet gehulde mannelijke headers, met 10, 14 of 20 pinnen en 0,1” of 0,05” pinafstand. Voorbeelden worden getoond in figuur 1.

Figuur 1. Gemeenschappelijke headers die worden gebruikt om verbinding te maken met JTAG-interfaces.

De pinouts voor verschillende JTAG-interfaces (hierboven gekoppeld) worden weergegeven in figuur 2. Hier vindt u de standaardpinnen voor JTAG (TDI, TDO, TCK, TMS, nTRST), evenals seriële draadfoutopsporing (SWDIO, SWCLK, SWO ), en extra functies voor foutopsporing, zoals kerntracering.

Figuur 2. Pin-outs van verschillende JTAG-interfaces, in dit geval weergegeven op 0,1” gehulde mannelijke headers.

Bijzonder opmerkelijk onder de toegevoegde pinnen zijn nSRST (volledige systeemreset), die het doel dwingt om volledig opnieuw in te stellen, en VTREF (spanningsdoelreferentie), verbonden met de doelvoedingsrail voor JTAG-interface hardwareniveau-verschuiving.

JTAG-interfaces

Er zijn verschillende JTAG-interfaces (ook wel JTAG-debug-probes genoemd) op de markt. In de open-source hardware-arena is er de Black Magic Probe of BMP, ontwikkeld door 1BitSquared en Black Sphere Technologies, gebruikt als een ARM JTAG-interface, die door een grote en actieve gemeenschap wordt ondersteund. Black Magic Probe kan ook verwijzen naar elke JTAG-interface waarvan de firmware is vervangen door de Black Magic Probe-firmware.

De commerciële, veelgebruikte debug-sondes van Segger zijn de J-Link (getoond in figuur 3) en de J-Trace, een aanzienlijk geavanceerdere en capabelere debug-sonde die geschikt is voor industriële toepassingen. Waar de J-Link te vinden is voor minder dan $ 100 onder een onderwijslicentie, of voor tussen $ 400 - $ 1.000 voor commerciële toepassingen, kost de J-Trace tussen $ 1.700 en $ 2.500.

Figuur 3. Segger J-Link PRO-foutopsporingssonde en JTAG-interface

Specifieke leveranciers zullen ook JTAG-interfaces voor hun producten verkopen. STMicroelectronics levert de STLINK-serie (inclusief de STLINK/V2 en de STLINK-V3SET) voor hun STM8- en STM32-producten, Atmel (nu Microchip) levert de Atmel-ICE, NXP heeft de S32 Debug Probe - de lijst gaat maar door.

FPGA's gebruiken JTAG ook om bitstreams naar apparaten/geheugens te downloaden, maar deze interfaces worden vaker downloadkabels genoemd. Voorbeelden zijn Xilinx' Platform Cable II en Altera's FPGA-downloadkabel, voorheen bekend als de USB-Blaster II, nu omgedoopt tot Intel FPGA Download Cable II.

Dus wat gebeurt er precies in deze apparaten dat ze zo duur maakt? Welke functies ondersteunen ze en hoe gebruikt een ontwerper ze? Als u in een low-end debug-sonde kijkt, vindt u over het algemeen het volgende:

• Een microcontroller als de belangrijkste JTAG-controller
• Een USB-interface, die kan worden ingebed in de microcontroller of afzonderlijk kan worden geleverd in bijvoorbeeld een FTDI-chip
• Niveauverschuivende schakelingen voor logische compatibiliteit
• Schakelcircuits voor het in- en uitschakelen van verschillende paden, pull-ups, enz.

En dat is het zowat. Bekijk als voorbeeld de hardwarebestanden van Black Magic Probe, beschikbaar op Github. Een groot deel van het werk (en de kosten) komt van de software en biedt krachtige (soms realtime) foutopsporingstools waarmee een ontwikkelaar het meeste uit de Arm CoreSight-architectuur kan halen.

Conclusie

Tot nu toe hebben we de JTAG-standaard behandeld, inclusief de testtoegangspoort (TAP) en de bijbehorende statusmachine. In dit artikel hebben we gekeken naar de fysieke kant van JTAG, waarbij we de connectoren en interfaces onderzochten die beschikbaar zijn voor de ontwerper, van de open-source tot de commerciële high-end.

Vanaf hier is het enige dat overblijft een nadere blik op de Arm CoreSight-architectuur en de debug-interface (ADI), die het steeds vaker voorkomende seriële wire debug (SWD) JTAG-alternatief zal bevatten.