eFPGA-aangepaste blokkeert dataversnellingssystemen voor supercharger

Ik ben al lang geïnteresseerd in de technologie die uit Achronix komt. Ze trokken voor het eerst mijn interesse rond 2004/2005 met hun asynchrone FPGA-stof. Uiteindelijk slaagde dit erin om snelheden te bereiken die vergelijkbaar zijn met een synchrone FPGA die wordt geklokt op 2 GHz (als er zo'n beest was), maar het was alleen van toepassing op een beperkt aantal algoritmische en dataflow-applicaties.

In 2013 lanceerde Achronix een familie van high-performance, high-density standalone FPGA's genaamd Speedster, die gericht waren op gerichte toepassingen. De productportfolio van Achronix is ​​in 2016 uitgebreid met Speedcore, een krachtige, embedded FPGA (eFPGA).

FPGA's zijn ideaal voor het versnellen van data-intensieve kunstmatige intelligentie (AI) / machine learning (ML), 5G draadloos, automotive ADAS, datacenter en netwerktoepassingen. Een oplossing is het gebruik van een standalone FPGA, zoals een Speedster, in combinatie met een standalone processor of een System-on-Chip (SoC). Veel hogere prestaties, gekoppeld aan een aanzienlijk lager stroomverbruik, kunnen echter worden bereikt door de kern-FPGA-stof - de eFPGA - in de SoC zelf in te bedden.

In het geval van Speedcore hebben SoC-ontwikkelaars toegang tot een bibliotheek met vooraf gedefinieerde blokken voor Logic, DSP, BRAM en LRAM.

Deze blokken worden in kolommen weergegeven. Verder kunnen de ontwikkelaars de gewenste "hoogte" (aantal blokken in een kolom), "breedte" (aantal kolommen) en "mix" (type kolommen) specificeren. Sommige projecten hebben bijvoorbeeld baat bij meer logica en minder DSP, terwijl andere meer DSP en geheugen nodig hebben.

Nu zijn degenen die aan de softwarekant van de wereld leven gewend om hun code te profileren om eventuele knelpunten te identificeren, die ze vervolgens verfijnen om de hoogst mogelijke prestaties te bereiken. Achronix biedt nu dezelfde mogelijkheid voor degenen onder ons die aan de hardwarekant van het hek rondhangen.

Voor die ontwikkelaars die de hoogst mogelijke prestaties eisen, biedt Achronix nu de mogelijkheid om aangepaste Speedcore-blokken te maken. Deze aangepaste blokken worden door Achronix samen met zijn klanten gedefinieerd door middel van een gedetailleerde architectuuranalyse van versnellingsworkloads. Herhaalde functies die prestatie- en/of gebiedsknelpunten zijn, bieden ideale kandidaten om te worden uitgehard tot aangepaste Speedcore-blokken.

Beschouw als een voorbeeld een YOLO-objectherkenningsfunctie ("u kijkt maar één keer") die wordt gebruikt in een geavanceerd, realtime objectdetectie- en identificatiesysteem. In dit geval resulteerde het maken en inzetten van aangepaste Speedcore-blokken die DSP- en geheugenblokken voor matrixvermenigvuldiging optimaliseerden, in een aanzienlijke vermindering van de matrijsgrootte.

Achronix ACE-ontwerptools bieden volledige ondersteuning voor Speedcore-aangepaste blokken, van het vastleggen van ontwerpen tot het genereren van bitstreams en systeemfoutopsporing op dezelfde manier als geheugens en DSP-blokken. Achronix creëert een unieke GUI voor elk aangepast Speedcore-blok dat alle configuratieregels beheert. ACE bevat volledige timingdetails voor alle configuraties van de Speedcore aangepaste blokken, waardoor het op timing gebaseerde plaats-en-route voor ontwerpen kan voltooien. Last but zeker not least kunnen ontwikkelaars ook de krachtige SnapShot embedded logic analyzer van ACE gebruiken om complexe triggers te creëren en runtime-signalen weer te geven binnen Speedcore-apparaten.

Bezoek de Achronix-website voor meer informatie over aangepaste Speedster-, Speedcore- en Speedcore-blokken.