Delta-Sigma ADC: oversampling benutten voor nauwkeurige analog-naar-digitale conversie

Delta-sigma (ΔΣ) analog-naar-digitale converters (ADC's) vertegenwoordigen een gesophisticeerde familie apparaten die continue spanningsignalen omzetten in hoge-resolutie digitale data. In wiskunde en natuurkunde staat de Griekse hoofdletter Δ voor verschil of verandering, terwijl Σ sommatie aanduidt. De ΔΣ-architectuur benut deze relatie door continu het verschil te meten tussen de integratoruitgang en nul volt, en de resulterende binaire monsters op te tellen om de oorspronkelijke analoge waarde te herstellen.

In de kern van een ΔΣ-converter zit een integrator die de analoge invoerspanning ontvangt. Naarmate de invoer verandert, ramp de integratoruitgang lineair op, producerend een spanning wiens helling evenredig is met de invoergrootte. Een hoge-snelheids vergelijker meet dan of deze ramp boven of onder de grond is, wat een 1-bit (1-bit ADC) beslissing van „hoog” of „laag” genereert.

De vergelijkeruitgang wordt vastgelegd door een D-type flipflop op elke klokpuls. Dit opgeslagen bit wordt teruggekoppeld in de integrator via een tweede vergelijker die het 0-V/5-V logicaniveau omzet in een bipolaire ±V-signaal. Als de integratorspanning positief is, duwt de terugkoppeling hem naar nul; als hij negatief is, duwt de terugkoppeling hem in de tegenovergestelde richting. De lus zoekt continu het punt waar de integratoruitgang nul volt is, waardoor de integrator in een gebalanceerde toestand blijft.

Schematisch diagram

Het diagram toont de optel-integrator links, gevolgd door de vergelijker (1-bit ADC), de D-flipflop die het bit latcht, en tenslotte de terugkoppelvergelijker die het logicaniveau terug omzet in een ±V-aansturing voor de integrator.

Uitgangsgolven

Wanneer de invoerspanning nul is, heeft de integrator geen netto aansturing om in een van de richtingen op te rampen. De terugkoppellus dwingt de flipflop dus te oscilleren tussen hoge en lage toestanden, effectief op jacht naar nul volt. Deze oscillatie kan gevisualiseerd worden in de volgende golfvorm:

Het introduceren van een negatieve analoge invoer kantelt de integratorramp naar de positieve kant. De terugkoppellus compenseert door het aandeel hoge bits in de uitgangsstroom te verhogen, zoals hier getoond:

Met een grotere negatieve invoer ramp de integrator nog steiler, wat resulteert in een hogere dichtheid van hoge bits:

Over een vol bemonsteringsinterval stijgt de verhouding van hoge bits met de grootte van de invoerspanning:

Om een conventionele parallelle binaire uitgang te verkrijgen, wordt de seriële bitstroom gemiddeld – vaak door een teller die het aantal hoge bits telt over een vast aantal klokpulsen. De resulterende telling weerspiegelt direct de grootte van de analoge invoer.

Delta-sigma converters gebruiken vaak meerdere integratortrappen of multi-bit vergelijkers, maar het kernprincipe blijft hetzelfde: oversampling. Door de invoer te bemonsteren met een snelheid ver boven de Nyquist-frequentie en de vele 1-bit beslissingen te middelen, bereikt het systeem een effectieve resolutie die die van een single-shot 8-bit ADC kan evenaren of overtreffen – hoewel bij een lagere doorvoer.

Samenvattend, de ΔΣ ADC-architectuur combineert een eenvoudige integrator-vergelijker lus met slimme oversampling om hoge-resolutie digitale weergaven van analoge signalen te leveren, terwijl een compacte en robuuste ontwerp behouden blijft dat geschikt is voor moderne embedded systemen.

GERELATEERD WERKBLAD:

• Analog-naar-Digitaal Conversie Werkblad