Integrerende (enkelhelling) ADC's: principes, voordelen en dubbelhelling alternatieven

Terwijl flash ADC's uitblinken in snelheid, kan hun grote componentenaantal verbodzaam zijn voor veel ontwerpen. Een veelvoorkomende strategie om complexiteit te reduceren is het vervangen van de DAC-gebaseerde ramp van een flash ADC door een analoog integrator en een nauwkeurige digitale teller, wat leidt tot wat bekend staat als een enkelhelling of integrerende ADC.

In deze architectuur genereert een op-amp integrator een continue zaagtandgolf. De analoge invoer wordt vergeleken met deze ramp door een hoge-snelheids vergelijker. Het moment dat de vergelijkeruitgang toggleert, geeft aan dat de integratorspanning de invoer heeft bereikt, en de verstreken tijd wordt vastgelegd door een teller aangedreven door een kristal-oscillator klok.

Het onderstaande schema illustreert het kern blokdiagram:

Het diagram vereenvoudigt de IGFET-gebaseerde ontlaadtransistor; in de praktijk zorgt een latch-schakeling gekoppeld aan de klok ervoor dat de condensator volledig ontlaadt wanneer de vergelijker hoog gaat.

Tijdens een conversie is de vergelijkeruitgang laag zolang de invoer de integratoruitgang overschrijdt. De integrator laadt de condensator lineair op, en de teller incrementeert met de vaste kloksnelheid. Wanneer de condensatorspanning gelijk is aan de invoer, keert de vergelijker om naar hoog, latcht de tellerwaarde in een schuifregister en activeert de IGFET om de condensator naar nul te ontladen.

Eenmaal de integratorspanning terug naar nul valt, schakelt de vergelijker weer laag, wisst de teller en laat de volgende conversie beginnen. In feite gedraagt de enkelhelling ADC zich als een digitale-ramp ADC, maar met een gladde zaagtandreferentie in plaats van een „trap”.

Ondanks het elimineren van de DAC, lijdt de enkelhelling-architectuur onder calibratiedrift. Omdat de conversienauwkeurigheid afhangt van de exacte match tussen de integratorhelling (gesteld door –V_ref, R, en C) en de tellerkloksnelheid, degradeert elke drift in één van de parameters de prestaties. In tegenstelling tot de digitale-ramp ADC, waar de klok alleen de updatetijd beïnvloedt, maakt de wederzijdse afhankelijkheid van integratie en tellen de enkelhelling ADC kwetsbaar voor veroudering en temperatuurschwankingen.

Toch kunnen het gereduceerde componentenaantal en vereenvoudigde layout aantrekkelijk zijn voor lage-kost, lage-vermogen toepassingen.

Deze ADC-schakeling gedraagt zich erg veel als de digitale ramp ADC, behalve dat de vergelijkerreferentiespanning een gladde zaagtandgolf is in plaats van een „trap”.

Dubbelhelling Converter

De dubbelhelling ADC lost het calibratiedrift-probleem op door twee integratiefasen te gebruiken. In de eerste fase laadt de integrator met de onbekende invoer voor een vast tijdsinterval gemeten door de teller. In de tweede fase ontlaadt de integrator met een bekende referentiespanning met een constante snelheid; de tijd die nodig is om terug te keren naar de startspanning wordt geteld.

De verhouding van de twee tijdsintervallen levert direct de digitale waarde op, en omdat zowel integratie als tellen plaatsvinden tijdens dezelfde cyclus, heffen eventuele veranderingen in de klokfrequentie elkaar op. Een snellere klok verkort de vast-tijd fase maar versnelt ook de ontlaadtelling, wat het eindresultaat ongewijzigd laat.

Bovendien maakt het gemiddelde dat inherent is aan de integratiefase dubbelhelling converters hoogst ongevoelig voor transiente ruis. Door de invoer over het integratievenster op te tellen, worden pieken en dalingen uitgemiddeld, weshalb dubbelhelling ADC's veelvoorkomend zijn in precisiemetapparatuur zoals multimeters en energiemeters.

Samenvattend, hoewel de enkelhelling ADC een simpeler ontwerp biedt, levert de dubbelhelling-architectuur superieure nauwkeurigheid en ruisimmuniteit op, ten koste van een langere conversietijd.

GERELATEERD WERKBLAD:

• Analog-naar-Digitaal Conversie Werkblad