Silicon Labs onthult 5G-klaar Si539x jitter-attenuators met volledig geïntegreerde referentie

Silicon Labs heeft de Si539x jitter-attenuator-familie uitgebreid, met apparaten die een volledig geïntegreerde referentiekristal insluiten. Het resultaat is een betrouwbare, hoge-prestatie-oplossing die PCB-layout stroomlijnt voor next-generation high-speed networking.

Voldoen aan 100/200/400/600/800G eisen

Ontworpen om te voldoen aan de exacte referentieklok-eisen van 100/200/400/600/800 G-systemen, leveren de nieuwe Si539x-apparaten meer dan 40% marge over de strenge jitter-specificaties van 56 G PAM‑4 SerDes die gevonden worden in high-tech Ethernet-switch SoCs, PHY's, FPGA's en ASIC's. Ze leggen ook de basis voor opkomende 112 G SerDes-technologieën.

Geïntegreerde kristal voor consistentie

De geïntegreerde kristal is pre-gescreend voor activiteitsdips en heeft rigoureuze temperatuur-, schok-, trilling- en verouderingstests ondergaan, wat consistente operatie over een breed milieu-envelop garandeert. De nauwkeurig gespecificeerde constructie mitigeert temperatuur-geïnduceerde drift, zelfs in fan-verwarmde systemen.

Immuniteit voor akoestische-emissies

Omdat de kristal in een geavanceerd pakket behuized is, biedt de Si539x-serie superieure immuniteit voor akoestische-emissies (AE) – de subtiele ruis gegenereerd door PCB-thermische-gradienten of mechanische-spanning. Externe kristallen zijn meer gevoelig voor AE-geïnduceerde frequentiefouten, terwijl de Si539x's beschermde ontwerp een stabiele frequentierespons over tijd handhaaft.

PCB-footprint-reductie en clock-tree-on-chip

Voor architecten die high-port-count-optische en Ethernet-line-cards bouwen, krimpt de geïntegreerde referentie de PCB-footprint met meer dan 35%. Het verwijderen van de noodzaak voor een aparte kristal keep-out-area stelt dichtere klok-routing en een simpelder ontwerpproces toe.

Elk Si539x-apparaat kan elke frequentie tussen 100 Hz en 1.028 MHz genereren op tot 12 differentiële klok-uitgangen, wat de noodzaak voor afzonderlijke klokgenerators of buffers elimineert. Deze "clock-tree-on-chip"-benadering verwijdert additive jitter van discrete klokbomen, wat schone, lage-jitter-timing door het systeem levert.