Synopsys onthult complete HBM3 IP-suite voor multi-die-systemen, bandbreedte tot 921 GB/s

Synopsys heeft de industrie's eerste volledig geïntegreerde HBM3 IP-stack geïntroduceerd, die controller, PHY, en verificatie-IP omvat, afgestemd op 2.5D multi-die-package-systemen. Gebouwd op een silicon-proven HBM2E-foundation, benutten DesignWare's HBM3-controller en PHY Synopsys' interposer-expertise om hoog geheugenbandbreedte – tot 921 GB/s – te leveren terwijl laag stroomverbruik en minimaal ontwerprisico behouden blijven.

De bijbehorende verificatie-ecosysteem omvat coverage-driven verificatie-IP, pre-built HBM3-geheugenmodellen voor ZeBu-emulatie, en het HAPS-prototyping-systeem, wat het pad van IP naar SoC-validatie stroomlijnt. Synopsys' 3DIC Compiler versnelt ontwikkeling verder met een volledig geïntegreerde architectuurverkenning, implementatie, en systeem-niveau-analyse-workflow.

DesignWare HBM3-controller-IP biedt veelzijdige configuratieopties, geavanceerde RAS-features zoals ECC, refresh-management, en pariteit, en is ontworpen om latentie te minimaliseren en data-integriteit te bewaken over een breed scala aan HBM3-toepassingen.

Beschikbaar in een 5nm-proces, ondersteunt de DesignWare HBM3 PHY-IP tot 7200 Mbps per pin, verbetert stroom-efficiëntie, en biedt vier dynamische frequency-scaling-staten. De geoptimaliseerde micro-bump-array en flexibele interposer-trace-length-ondersteuning laten ontwerpers de PHY positioneren zonder prestaties in te boeten.

Synopsys Verification IP gebruikt een next-generation native SystemVerilog universal verification-methodology, wat naadloze integratie in bestaande testbenches, snelle test-dekking-uitbreiding, en versnelde time-to-first-test mogelijk maakt. Off-the-shelf HBM3-geheugenmodellen voor ZeBu-emulatie en het HAPS-prototyping-platform versterken RTL- en software-validatie op hogere prestatieniveaus.

"Synopsys blijft voldoen aan de evoluerende ontwerp- en verificatiebehoeftes van data-intensieve SoC's met high-quality geheugeninterface-IP voor HBM3, DDR5, en LPDDR5," zegt John Koeter, Synopsys' Senior Vice President of Marketing and Strategy for IP. "Onze complete HBM3-IP- en verificationsuite laat ontwerpers groeiende bandbreedte-, latentie-, en stroom-eisen aanpakken terwijl verificatie-closure versneld wordt – allemaal vanuit een enkele, vertrouwde partner."

Mark Montierth, VP en GM voor High-Performance Memory & Networking bij Micron, merkt op: "HBM3 zal de geheugenbandbreedte leveren die essentieel is voor de volgende generatie high-performance computing en AI-systemen. Onze partnerschap met Synopsys versnelt ecosystem-ontwikkeling voor ultra-high-bandwidth, energy-efficient HBM3-producten met ongekende prestaties."

Samsung Electronics' Kwangil Park, SVP of Memory Product Planning, benadrukt de groeiende bandbreedte-eisen over AI, HPC, en graphics. "Als 's werelds toonaangevende geheugenchipmaker, is Samsung committed om ecosystem-readiness te ondersteunen en HBM te laten vorderen om deze behoeften te voldoen. Synopsys is een pionier in het HBM-ecosysteem en een gewaardeerde partner."

SK Hynix benadrukt zijn voortgezette investering in next-generation geheugentechnologieën, inclusief HBM3 DRAMs, om AI- en graphics-workloads te ondersteunen. Het bedrijf zal samenwerken met Synopsys om volledig geteste, interoperabele HBM3-oplossingen aan te bieden die prestaties, capaciteit, en doorvoer voor gedeelde klanten maximaliseren.

Yutaka Hayashi, VP van de Data Center & Networking Business Unit bij Socionext, legt uit: "Onze samenwerking met Synopsys, leveraging HBM2E-IP op een 5nm-proces en een geïntegreerd full-system multi-die-ontwerpplatform, zal nu uitgebreid worden naar de nieuwe DesignWare HBM3-IP en verificatie-oplossingen. Dit zal onze klanten in staat stellen hogere geheugenprestaties en capaciteit in SoC's te bereiken die de komende HBM3-specificatie adoptieren."