Referentieontwerp ondersteunt geheugenintensieve AI-workloads

Lattice Semiconductor Corp. en Etron Technology Inc. hebben een geheugencontroller-referentieontwerp uitgebracht voor Etron's low-pin-count RPC DRAM voor low-power edge AI- en videoverwerkingstoepassingen die een compacte vormfactor vereisen. Lattice's energiezuinige ECP5 FPGA, als geheugencontroller voor de RPC DRAM, zorgt voor de verwerking voor de AI- of smart-vision-workload. Toepassingen zijn onder meer industriële camera's, drones, AR/VR-systemen en geavanceerde rijhulpsystemen (ADAS).

Het referentieontwerp komt tegemoet aan de vereisten voor een lager stroomverbruik, een kleinere vormfactor en verminderde gegevenslatentie. Een van de uitdagingen is dat smart vision en andere AI-toepassingen veel gegevens genereren die doorgaans naar de cloud worden geüpload voor analyse, zei Lattice, maar vanwege zorgen over gegevenslatentie en privacy door OEM's van edge-apparaten, willen ze meer van die analyse lokaal zonder extra kracht of grootte aan hun ontwerp.

Het referentieontwerp gebruikt 15% minder stroom dan een systeem dat standaard DDR3 DRAM gebruikt, met een totale ontwerpvoetafdruk die kleiner is dan een 9 × 13 mm BGA-verpakking die wordt gebruikt door een standaard DDR3 DRAM-chip. Een ander voordeel van de oplossing is dat er geen expertise in op FPGA gebaseerd ontwerp vereist is dankzij de ontwerptools en sensAI-softwarestack van Lattice, zei Kambiz Khalilian, directeur van strategische allianties van Lattice.

Lattice heeft onlangs ook de nieuwste versie van zijn oplossingenstack uitgebracht voor AI-verwerking op het apparaat aan de rand, Lattice sensAI 3.0. Door de aanpak van gegevensbeveiliging, gegevenslatentie en privacykwesties, verdubbelt de nieuwe stack van sensAI 3.0-oplossingen de prestaties en halveert het stroomverbruik voor edge AI-toepassingen, aldus Lattice. Het bevat ondersteuning voor de CrossLink-NX FPGA's voor energiezuinige smart-vision-toepassingen. Het beschikt over op maat gemaakte convolutionele neurale netwerk (CNN) IP, een accelerator IP die de implementatie van gemeenschappelijke CNN-netwerken vereenvoudigt en is geoptimaliseerd om de parallelle verwerkingscapaciteiten van FPGA's verder te benutten.

Het referentieontwerp van Lattice/Etron omvat tools voor softwareontwikkeling, met een GUI-gebaseerde tool voor het genereren van geheugencodes en een Verilog-simulatiemodel. Applicatiedemonstraties met behulp van de Lattice sensAI-oplossingenstack en het referentieontwerp van de RPC DRAM-geheugencontroller zullen in Q3 2020 beschikbaar zijn bij Etron.

>> Dit artikel is oorspronkelijk gepubliceerd op onze zustersite, Electronic Products.