Geavanceerde verificatie:de deur openen naar een nieuw tijdperk van AI-chips

"Hé Siri, wat is de weersvoorspelling van vandaag?"

Aangezien ons dagelijks leven afhankelijk blijft van Siri en andere kunstmatige intelligentie (AI)-assistenten voor handige diensten zoals het afspelen van liedjes en het bijhouden van vergaderschema's, is het geen geheim dat het steeds moeilijker wordt om persoonlijke gegevens te beschermen. Nu het AI-momentum groeit en de dreiging van gegevensverlies opdoemt, is het belangrijker dan ooit voor chipontwerpers om AI en beveiligingstechnieken te ontwikkelen om de dringende vraag naar meer intelligentie bij te houden.

Maar in het huidige tijdperk van alles slim, vereisen rekenintensieve toepassingen die AI-technieken zoals deep learning (DL) en machine learning (ML) bevatten, hun eigen speciale chips met goed afgeronde ontwerpen om de intelligente functies aan te drijven. Van autonome voertuigen tot high-performance computing (HPC), de onderliggende technologie die deze intensieve workloads aanstuurt, is afhankelijk van geavanceerde architecturen die de delicate balans vinden tussen een slag slaan op de energieafdeling en tegelijkertijd worden aangepast om de besluitvormingsmogelijkheden te verbeteren.

Naarmate meer slimme apparaten verbinding maken met de cloud, is er een groter potentieel voor AI om exponentieel te evolueren en een verscheidenheid aan marktkansen te creëren. Chipfabrikanten moeten er echter rekening mee houden dat belangrijke delen van AI-berekeningen binnen de hardware moeten worden voltooid om reële omstandigheden na te bootsen. Daarom hebben aangepaste "AI-chips" niet alleen de voorkeur, maar zijn ze ook essentieel om AI op een kosteneffectieve manier op grote schaal te integreren.

Maar aangezien de huidige generatie chips voor AI/ML/DL-toepassingen complexe datapaden bevat om de noodzakelijke rekenkundige analyses nauwkeurig uit te voeren, zal de industrie bereid en klaar moeten zijn om geavanceerde verificatiemethoden te implementeren om te evolueren en de volgende stap van AI te stimuleren.

Bijna iedereen ontwerpt chips

Het is geen geheim in de wereld van chipontwerp dat het met de verzadiging van de wet van Moore steeds moeilijker wordt om de gewenste prestatiewinst te behalen met processors voor algemeen gebruik. Om deze vertraging te verzachten, steken bedrijven die verder gaan dan traditionele halfgeleiderspelers hun hoed in de chipontwerpring.

Om een ​​paar van deze bedrijven te noemen:grote spelers zoals Google, Amazon en Facebook investeren nu zwaar in de ontwikkeling van hun eigen aangepaste ASIC-chips (application-specific integrated circuit) om hun unieke AI-software te ondersteunen en te voldoen aan specifieke toepassingen. vereisten. Deze daaropvolgende marktuitbreiding biedt een overvloed aan mogelijkheden voor nieuwe ontwerptools en oplossingen om de veeleisende chipontwerpomgeving van vandaag te ondersteunen.

AI-chipontwerp:besturingspaden zijn verschillend

Een cruciale factor bij nieuwe AI-investeringen in system-on-chip (SoC) is de capaciteit om berekeningen in één keer op een gedistribueerde manier te multitasken (in plaats van het beperkte parallellisme dat traditionele CPU's bieden). Het ontwerp dat nodig is om deze taken uit te voeren, omvat data-zware blokken die bestaan ​​uit een besturingspad waar de toestandsmachine uitvoer verwerkt op basis van specifieke invoer, samen met een rekenblok dat bestaat uit rekenkundige logica om de gegevens te kraken. Door deze functies te gebruiken, kunnen chipontwerpers de identieke, voorspelbare en onafhankelijke berekeningen die vereist zijn door AI-algoritmen drastisch versnellen.

Hoewel het rekenkundige rekenblok doorgaans geen uitdaging is, neemt de verfijning aanzienlijk toe naarmate het aantal rekenkundige blokken en bits tegelijkertijd toeneemt, wat de verificatieteams nog meer belast.

In het afgelopen decennium is datacentrisch computergebruik verder geëvolueerd dan de beperkende grenzen van pc's en servers. Zelfs in het eenvoudige geval van een 4-bits vermenigvuldiger, moeten testvectoren worden geschreven voor alle mogelijke invoercombinaties om de volledige functionaliteit te verifiëren, d.w.z. 2 ⁴ =16. Hierin ligt de uitdaging:als het gaat om het verifiëren van realistische scenario's van de huidige AI-chips, moeten teams optellers verifiëren die 64-bits ingangen hebben. Met andere woorden, 2 ⁶⁴ staten moeten worden geverifieerd - een prestatie die met klassieke benaderingen jaren zou vergen. Dit is slechts een op zichzelf staand voorbeeld van vele mogelijkheden, maar naarmate de acceptatie van AI-chips snel toeneemt en de hoeveelheid gegenereerde gegevens blijft exploderen, maken tijdrovende uitdagingen in verband met hardwareverificatie de behoefte aan moderne, veilige en flexibele verificatie-oplossingen van cruciaal belang .

De ultieme test:verificatie-uitdagingen

Wanneer teams AI-chips ontwerpen, wordt C/C++, een snel en veelgebruikt ontwerpalgoritme, gebruikt. Nadat de functionele code is geschreven, moet de informatie worden vertaald naar een meer hardwaregerichte weergave met behulp van RTL (registertransfertaal). Dit proces vereist dat teams testvectoren ontwikkelen voor alle mogelijke combinaties of vergelijken of de RTL overeenkomt met het originele C/C++-architectuurmodel, wat vaak een behoorlijk intimiderende taak blijkt te zijn.

Dit is waar formele verificatie in het spel komt. Met deze techniek wordt een wiskundige analyse gedaan om het volledige hardware-ontwerp in één keer te beschouwen. Hoewel testvectoren doorgaans voor elke invoercombinatie moeten worden geschreven, biedt formele verificatie een kanaal voor verificatie aan de hand van een reeks beweringen die het beoogde gedrag specificeren door gebruik te maken van modelcontrolemechanismen.

Zelfs een paar jaar geleden zou het ondenkbaar zijn geweest om te denken dat formele verificatie een veelgebruikte methode zou kunnen zijn, simpelweg vanwege de vereiste beweringen op hoog niveau. Maar snel vooruit naar vandaag, en de gemiddelde RTL-ontwerper of verificatie-engineer kan snel en effectief de kneepjes van het vak leren.

Op basis van de groeiende schaal en complexiteit van de huidige AI-chips is het echter onmogelijk om volledig te worden bewezen door simpelweg modelcontroles uit te voeren. Het verifiëren van deze wiskundige functies met traditionele methoden in plaats van moderne is inefficiënt, tijdrovend en uiteindelijk onpraktisch op de lange termijn.

AI- en ML-applicaties hebben een extra hand nodig

Het gebruik van andere vormen van formele verificatie (bijv. gelijkwaardigheidscontrole) biedt technici een robuust systeem om zelfs de meest complexe AI-datapaden te verifiëren. Tijdens het gelijkwaardigheidscontroleproces worden twee representaties van het ontwerp vergeleken, en wordt aangetoond dat de ontwerpen gelijkwaardig zijn of dat de specifieke verschillen ertussen worden geïdentificeerd. Deze voldoende krachtige formele motoren bieden een grote voorsprong tijdens het verificatieproces, aangezien de twee representaties op totaal verschillende abstractieniveaus kunnen zijn en zelfs in verschillende talen kunnen worden geschreven.

Laten we de gedetailleerde RTL-implementatie van een chipontwerp vergelijken met een architectonisch C/C++-model op hoog niveau. De vergelijking bevestigt dat dezelfde set inputs dezelfde output produceert voor beide representaties. Deze efficiënte methode past goed bij veel AI-projecten, aangezien de meeste al over C/C++-modellen beschikken voor het controleren van resultaten in simulatie of als onderdeel van een virtueel platform om vroege softwareontwikkeling en tests te ondersteunen.

Ondanks de snelle groei van AI-toepassingen, is formele gelijkwaardigheidscontrole de enige technologie die uitgebreide verificatie van ontwerpdatapaden kan bieden aan de hand van een bewezen referentiemodel. Om de tot nu toe ongeremde evolutie van AI te ondersteunen, hebben verificatietools de volgende eigenschappen nodig:gebruiksgemak, schaalbaarheid en geavanceerde debugmogelijkheden.

Aan de horizon:homomorfe versleuteling

Aangezien de industrie triljoenen bytes aan gegevens blijft produceren die high-performance chips nodig hebben om deze rekenkracht te ondersteunen, is de voorspelling voor een toenemend aantal bits onvermijdelijk. Universiteiten en onderzoeksorganisaties over de hele wereld kijken naar mogelijkheden om met grotere stukjes invoergegevens te werken en rampenplannen te ontwikkelen om chips te ontwerpen die deze toestroom kunnen ondersteunen.

Maar met deze inundatie van gegevens komt de daaropvolgende behoefte aan hardwarebeveiliging. Homomorfe encryptie zal een integraal onderdeel zijn van de AI/ML-puzzel. Dit type codering geeft chipontwerpers de mogelijkheid om gegevens te coderen en dezelfde rekenkundige berekeningen uit te voeren die vereist zijn door het AI-systeem zonder deze te decoderen en zo het risico op datalekken te verminderen. Om zowel de kwaliteit van de resultaten als de productiviteit voor AI-chipontwerp te verbeteren via dit versleutelingssysteem, zijn tools van de volgende generatie nodig.

Edge AI zorgt voor een explosie van realtime gegevensverwerking in overvloed

Een zelfrijdende auto die tegen een onopgemerkt obstakel botst, staat bij niemand op het verlanglijstje. Dit is slechts één voorbeeld van de ramp die AI-chips kunnen veroorzaken als ontwerpen niet volledig worden geverifieerd. Naarmate de vraag van de markt naar meer AI-mogelijkheden in computertoepassingen groeit, zullen nieuwe edge AI-apparaten een explosie van realtime overvloedige gegevensverwerking stimuleren en de manier veranderen waarop chipfabrikanten halfgeleiderontwerp benaderen, wat leidt tot hogere productiviteit, snellere doorlooptijden en betere verificatie oplossingen.

De dageraad van een AI-first wereld nadert snel en is meer binnen bereik dan ooit tevoren. Maar kunnen we lang genoeg op het innovatie-hamsterwiel draaien om het te laten gebeuren? Alleen de tijd zal het leren.