Hoogprecieze golfvormgeneratie met een DAC-gebaseerde custom PCB

In deze gids lopen we door firmware- en hardware-ontwerp dat snelle, nauwkeurige willekeurige golfvormen levert met een C8051F360 microcontroller en een Analog Devices TxDAC.

Projectoverzicht

Het bord is gecentreerd rond de C8051F360 MCU en een TxDAC DAC. De twee IC's communiceren via een parallelle bus, wat ons in staat stelt de DAC-update-snelheid tot de limieten van de 100 MHz kernklok van de MCU te duwen.

Eerdere berichten hebben het schema, componentselectie en PCB-layout gedetailleerd. Dit artikel richt zich op het firmware-framework dat data van het geheugen naar de DAC verplaatst, wat een stabiele, hoogprecieze interface garandeert.

Ontwerpdoelstellingen

• Hoogprecieze timing – De AWG moet signalen produceren die overeenkomen met wiskundige golfvormen met minimale jitter.
• Processorefficiëntie – Firmware moet concurrent draaien met andere taken, de MCU responsief houdend.
• Maximale snelheid – Doel is minstens 10 MHz sampling, wat bruikbare signalen in het 1–2 MHz-band oplevert.

Samplingsstrategie

Het bord gebruikt een MEMS-oscillator met ±50 ppm stabiliteit. Firmware genereert een 500 kHz referentieklok voor de DAC via de Programmable Counter Array (PCA).

Configuratie wordt uitgevoerd met de Silicon Labs Config2 utility, aangezien de C8051F360 niet ondersteund wordt door de ingebouwde tool van Simplicity Studio.

Belangrijke PCA-instellingen:

/* PCA ingeschakeld; tijdsbasis ingesteld op systeemklok (10 MHz) */
PCA0MD = 0x01; // Enable PCA
PCA0CPM0 = 0x40; // Timer-modus, edge-getriggerd
PCA0CPH0 = 0x00; // Hoogste byte van compare-waarde
PCA0CPL0 = 0x01; // Laagste byte van compare-waarde (500 kHz)

Meting met een Tektronix MDO3104 scoop bevestigt een 500 kHz klok met 50% duty cycle. Standaarddeviatie van frequentie is 13,54 Hz (0,0027%) en duty cycle is 2,117 × 10⁻³ (0,0042%). Histogramanalyse toont verwaarloosbare jitter.

Data-updates synchroniseren

Om DAC-updates af te stemmen op de klok, triggert de vallende flank van de 500 kHz blokgolf /INT0. De DAC latcht data op de stijgende flank, dus updaten op de vallende flank garandeert stabiele data.

Externe interrupt 0 is geconfigureerd op pin P0.7, vallend-flank gevoelig, en hoogste prioriteit.

Interrupt Service Routine

Alle dataoverdracht vindt plaats binnen de /INT0 ISR. Een minimale routine houdt de processor vrij voor andere taken:

SI_INTERRUPT(INT0_ISR, INT0_IRQn) {
    DAC_WORD--;
}

Hierbij is DAC_WORD een #define alias voor poort P2. De enkele decrement-instructie levert een lineaire ramp op die wrapt van 0 naar 255, wat een zaagtandgolfvorm produceert. De inverterende uitgangsversterker van de DAC keert de spanning om, dus de analoge ramp lijkt te stijgen.

Verificatie

Het draaien van de firmware produceert een schone rampgolfvorm. Een scoop-trace toont een stabiele 1 kHz ramp met een 5 V piek-tot-piek-amplitude, wat correcte timing en data-afhandeling bevestigt.

Verdere tests met hogere samplingsnelheden (tot 10 MHz) tonen de capaciteit van het bord om multi-MHz golfvormen te genereren terwijl de MCU bezig blijft met andere taken.

Voor diepere duiken in het schema, componentselectie en PCB-layout, zie de bijbehorende berichten in deze serie.

Klaar om je eigen hoogprecieze AWG te bouwen? Download de broncode, begin met coderen, en laat de firmware het volgende niveau van signaaltruheid drijven.