Flash ADC (Parallelle Analog-naar-Digitaal Converter) – Ontwerp, werking en toepassingen

Ook bekend als een parallelle A/D-converter, is de flash ADC de meest eenvoudige ADC-architectuur. Het bestaat uit een reeks vergelijkers, die elk de analoge invoer vergelijken met een afzonderlijke referentie spanning. De vergelijkeruitgangen voeden een prioriteitsencoder die een binaire uitgang genereert. Het onderstaande diagram illustreert een 3-bits flash ADC:

De referentie spanning (V_ref) wordt geleverd door een nauwkeurige spanningsregelaar – hoewel de regelaar zelf uit het schema is weggelaten voor duidelijkheid. Naarmate de invoerspanning boven opeenvolgende referentieniveaus stijgt, verzadigen de vergelijkers naar een hoge toestand in volgorde. De prioriteitsencoder produceert dan een binair getal dat correspondeert met de hoogste-actieve vergelijker, wat effectief de lagere-orde signalen negeert.

Wanneer de ADC werkt, lijkt de uitgang typisch op het volgende:

In veel praktische ontwerpen is een volledig uitgebreide prioriteitsencoder onnodig. Omdat de vergelijkeruitgangen opeenvolgend oplopen van de laagste naar de hoogste referentie, kan de hoogste-actieve ingang geselecteerd worden met een eenvoudig netwerk van exclusieve-OR poorten, wat de noodzaak voor een complexe encoder elimineert:

Bovendien kan de encoder gerealiseerd worden met een matrix van diodes, wat de minimale componentenaantal benadrukt dat met deze topologie bereikt kan worden:

De eenvoud van de flash ADC gaat gepaard met zijn snelheid; het wordt alleen beperkt door de propagatievertragingen van vergelijkers en logische poorten. De architectuur is echter zeer component-intensief: een 3-bits converter vereist zeven vergelijkers, een 4-bits versie vijftien, en elk extra bit verdubbelt het aantal. Daarom zou een 8-bits flash ADC 255 vergelijkers nodig hebben – een onpraktisch aantal voor de meeste toepassingen.

Ondanks de componentenkost biedt de flash ADC unieke voordelen. Met gelijke weerstanden in de referentiedeler correspondeert elke binaire telling met een identieke analoge toename, wat een lineaire respons oplevert. Voor gespecialiseerde toepassingen kan het aanpassen van de delerwaarden een aangepaste, niet-lineaire mapping creëren – een mogelijkheid die geen andere ADC-architectuur biedt zonder herontwerp.

GERELATEERD WERKBLAD:

• Analog-naar-Digitaal Conversie Werkblad