Enorme 3D-integratie van 2D-halfgeleidertransistors versnelt de wet van Moore

Elektronica en sensoren INSIDER

Onderzoekers van Penn State hebben op grote schaal de 3D-integratie van halfgeleiders aangetoond, waarbij tienduizenden apparaten zijn gekarakteriseerd die gebruik maken van 2D-transistors gemaakt met 2D-halfgeleiders, waardoor elektronische gadgets mogelijk slimmer en veelzijdiger kunnen worden. (Afbeelding:Elizabeth Flores- Gomez Murray/Materials Research Institute. Alle rechten voorbehouden)

De wet van Moore, een fundamenteel schaalprincipe voor elektronische apparaten, voorspelt dat het aantal transistors op een chip elke twee jaar zal verdubbelen, wat voor meer rekenkracht zal zorgen, maar er is een grens.

De meest geavanceerde chips van vandaag bevatten bijna 50 miljard transistors binnen een ruimte die niet groter is dan je miniatuur. Volgens onderzoekers van Penn State is de taak om nog meer transistors in dat beperkte gebied te proppen steeds moeilijker geworden.

In een studie gepubliceerd op 10 januari 2024 in het tijdschrift Nature , stellen Saptarshi Das, universitair hoofddocent technische wetenschappen en mechanica en co-corresponderende auteur van het onderzoek, en zijn team een oplossing voor:het naadloos implementeren van 3D-integratie met 2D-materialen.

In de halfgeleiderwereld betekent 3D-integratie het verticaal stapelen van meerdere lagen halfgeleiderapparaten. Deze aanpak vergemakkelijkt niet alleen het inpakken van meer op silicium gebaseerde transistors op een computerchip, gewoonlijk ‘More Moore’ genoemd, maar maakt ook het gebruik mogelijk van transistors gemaakt van 2D-materialen om diverse functionaliteiten in verschillende lagen van de stapel op te nemen, een concept dat bekend staat als ‘More than Moore’.

Met het werk dat in het onderzoek wordt geschetst, demonstreren Saptarshi en het team haalbare paden die verder gaan dan het opschalen van de huidige technologie om zowel More Moore als More than Moore te bereiken door middel van monolithische 3D-integratie. Monolithische 3D-integratie is een fabricageproces waarbij onderzoekers elk apparaat rechtstreeks op het onderstaande apparaat maken, in vergelijking met het traditionele proces van het stapelen van onafhankelijk vervaardigde lagen.

“Monolithische 3D-integratie biedt de hoogste dichtheid aan verticale verbindingen, omdat het niet afhankelijk is van de verbinding van twee chips met een vooraf patroon – waarvoor microbumps nodig zijn waar twee chips aan elkaar zijn verbonden – zodat je meer ruimte hebt om verbindingen te maken”, zegt Najam Sakib, afgestudeerd onderzoeksassistent in de ingenieurswetenschappen en mechanica en co-auteur van het onderzoek.

Monolithische 3D-integratie staat echter voor grote uitdagingen, aldus Darsith Jayachandran, afgestudeerd onderzoeksassistent in de ingenieurswetenschappen en mechanica en mede-corresponderende auteur van het onderzoek, omdat conventionele siliciumcomponenten zouden smelten onder de verwerkingstemperaturen.

"Eén uitdaging is het procestemperatuurplafond van 450 °C voor back-end-integratie voor op silicium gebaseerde chips. Onze monolithische 3D-integratieaanpak verlaagt die temperatuur aanzienlijk, tot minder dan 200 °C", aldus Jayachandran, waarin hij uitlegt dat het procestemperatuurplafond de maximaal toegestane temperatuur is voordat de geprefabriceerde structuren worden beschadigd. “Incompatibele procestemperatuurbudgetten maken monolithische 3D-integratie een uitdaging met siliciumchips, maar 2D-materialen zijn bestand tegen de temperaturen die nodig zijn voor het proces.”

De onderzoekers gebruikten bestaande technieken voor hun aanpak, maar zij zijn de eersten die met succes monolithische 3D-integratie op deze schaal hebben bereikt met behulp van 2D-transistors gemaakt met 2D-halfgeleiders, de zogenaamde overgangsmetaaldichalcogeniden.

De mogelijkheid om de apparaten verticaal te stapelen in 3D-integratie maakte ook energiezuiniger computergebruik mogelijk, omdat het een verrassend probleem oploste voor zulke kleine dingen als transistors op een computerchip:afstand.

"Door apparaten verticaal op elkaar te stapelen, verklein je de afstand tussen apparaten, en daardoor verminder je de vertraging en ook het stroomverbruik", zegt Rahul Pendurthi, afgestudeerd onderzoeksassistent in technische wetenschappen en mechanica en co-corresponderende auteur van het onderzoek.

Door de afstand tussen apparaten te verkleinen, bereikten de onderzoekers ‘More Moore’. Door transistors te integreren die gemaakt zijn met 2D-materialen, voldeden de onderzoekers ook aan het ‘More than Moore’-criterium. De 2D-materialen staan ​​bekend om hun unieke elektronische en optische eigenschappen, waaronder gevoeligheid voor licht, wat deze materialen ideaal maakt als sensoren. Dit is nuttig, aldus de onderzoekers, omdat het aantal verbonden apparaten en edge-apparaten – zaken als smartphones of draadloze weerstations thuis die gegevens verzamelen aan de ‘rand’ van een netwerk – blijft toenemen.

“’More Than Moore’ verwijst naar een concept in de technische wereld waarbij we computerchips niet alleen kleiner en sneller maken, maar ook met meer functionaliteiten”, zegt Muhtasim Ul Karim Sadaf, afgestudeerd onderzoeksassistent in de technische wetenschappen en mechanica en co-auteur van het onderzoek. “Het gaat om het toevoegen van nieuwe en nuttige functies aan onze elektronische apparaten, zoals betere sensoren, verbeterd batterijbeheer of andere speciale functies, om onze gadgets slimmer en veelzijdiger te maken.”

Het gebruik van 2D-apparaten voor 3D-integratie heeft verschillende andere voordelen, aldus de onderzoekers. Eén daarvan is de superieure dragermobiliteit, die verwijst naar de manier waarop een elektrische lading wordt getransporteerd in halfgeleidermaterialen. Een andere is ultradun, waardoor de onderzoekers meer transistors op elke laag van de 3D-integratie kunnen plaatsen en meer rekenkracht mogelijk maken.

Hoewel het meeste academische onderzoek kleinschalige prototypes betreft, heeft dit onderzoek 3D-integratie op grote schaal aangetoond, wat tienduizenden apparaten kenmerkt. Volgens Das overbrugt deze prestatie de kloof tussen de academische wereld en de industrie en zou dit kunnen leiden tot toekomstige partnerschappen waarbij de industrie gebruik maakt van de expertise en faciliteiten van Penn State op het gebied van 2D-materialen. De vooruitgang op het gebied van opschaling werd mogelijk gemaakt door de beschikbaarheid van hoogwaardige overgangsmetaaldichalcogeniden op wafelschaal, ontwikkeld door onderzoekers van Penn State's Two-Dimensional Crystal Consortium (2DCC-MIP), een Materials Innovation Platform van de Amerikaanse National Science Foundation (NSF) en een nationale gebruikersfaciliteit.

“Deze doorbraak demonstreert eens te meer de essentiële rol van materiaalonderzoek als fundament van de halfgeleiderindustrie en het Amerikaanse concurrentievermogen”, zegt Charles Ying, programmadirecteur van NSF’s Materials Innovation Platforms. "Jarenlange inspanningen van Penn State's Two-Dimensional Crystal Consortium om de kwaliteit en omvang van 2D-materialen te verbeteren hebben het mogelijk gemaakt om 3D-integratie van halfgeleiders te bereiken op een formaat dat transformatief kan zijn voor elektronica."

Volgens Das is deze technologische vooruitgang slechts de eerste stap.

"Ons vermogen om op waferschaal een groot aantal apparaten te demonstreren toont aan dat we dit onderzoek hebben kunnen vertalen naar een schaal die kan worden gewaardeerd door de halfgeleiderindustrie", aldus Das. "We hebben 30.000 transistors in elke laag geplaatst, wat een recordaantal kan zijn. Dit plaatst Penn State in een zeer unieke positie om een deel van het werk te leiden en samen te werken met de Amerikaanse halfgeleiderindustrie bij het bevorderen van dit onderzoek."

Bron