Xilinx onthult Versal HBM-serie, next-generation netwerkbandbreedte en beveiliging drijvende

Xilinx heeft zijn positie in high-performance networking en datacenter-workloads versterkt door de Versal HBM-serie te introduceren – een uitbreiding van zijn Versal adaptive compute acceleration platform (ACAP) die high-bandwidth memory (HBM2e) direct in het silicium integreert.

Door gebruik te maken van TSMC's Co‑WoS 3D-stacking-technologie, levert de nieuwe lijn 820 GB/s sustained throughput en 32 GB on-chip capaciteit. Dat vertegenwoordigt acht keer de geheugenbandbreedte van een vergelijkbaar DDR5-gebaseerd ontwerp terwijl het stroomverbruik met 63% wordt ingekort – een vergelijking getrokken uit een typische vier-chip DDR5‑6400-configuratie.

"De convergentie van bandbreedte, prestaties, en beveiliging is cruciaal," zegt Mike Thompson, Xilinx's senior product line manager voor Versal FPGA's. "Versal HBM breidt capaciteit uit over deze drie lagen, wat ons in staat stelt om Schritt te houden met het exploderende volume van netwerkverkeer en de groeiende vraag naar veilige, high-throughput verwerking."

De architectuur vervangt een enkele super-logic-region (SLR) in de basis Versal Premium-device met een HBM2e-stack en voegt een toegewijde HBM-controller in een andere SLR toe. Deze modulare swap levert een equivalent van 14 Virtex‑E UltraScale+ FPGA's op terwijl 32 DDR5-chips geëlimineerd worden, wat board-real-estate en stroomverbruik dramatisch reduceert.

Versal HBM incorporeert ook een geharderde IP-core-suite die 5,6 Tb/s seriële bandbreedte ondersteunt via 112 Gb/s PAM4-transceivers, 2,4 Tb/s schaalbare Ethernet, 1,2 Tb/s line-rate encryptie, 600 Gb/s Interlaken, en 1,5 Tb/s PCIe Gen5 met ingebouwde DMA. Het platform ondersteunt native CCIX en CXL, wat een out-of-the-box, multi-terabit networking-stack biedt voor een breed scala aan protocollen en optische standaarden.

Als een echt adaptief compute-platform, kan Versal HBM zijn logica in milliseconden herconfigureren, wat ontwerpers in staat stelt AI-inferentie, DSP, en scalar-workloads on-the-fly te deployen. Deze agiliteit elimineert de noodzaak voor hardware-redesigns en versnelt time-to-market voor evoluerende algoritmes en opkomende protocollen.

Het resultaat is een krachtige accelerator die uitblinkt in big-data-scenario's – fraudedetectie, recommendation-engines, database-versnelling, financiële modellering, en deep-learning-inferentie voor natural-language-processing. Door orders-of-magnitude prestatiewinst over moderne server-class CPU's en het ondersteunen van datasets vier keer groter, kunnen klanten serveraantallen reduceren en total cost of ownership knippen.

In networking kan een enkele Versal HBM ACAP meerdere NPU's en DDR-modules vervangen die vereist zijn voor een 800G next-generation firewall. Het apparaat hanteert packet-verwerking, beveiligingsfuncties, en AI-gebaseerde anomaliedetectie bij een fractie van de vermogen en vormfactor, wat substantiële CapEx en OpEx-besparingen levert voor cloud- en netwerkoperators.

Versal HBM is toegankelijk voor hardware-, software-, en data-science-ontwikkelaars. Vivado Design Suite, Vitis Unified Software Platform, en Vitis AI bieden een cohesieve ontwikkelomgeving die RTL, C/C++, en domein-specifieke frameworks overspant.

Productie-klaar 7 nm Versal-apparaten vormen de basis. Ontwikkelaars kunnen prototypen op Versal Premium-borden en migreren naar Versal HBM zodra het beschikbaar komt. Sampling begint begin 2022, met volledige documentatie en early-access-tools gepland voor release late 2021.