Common-Gate JFET Versterker: Ontwerp, Werking en Toepassingen

GERELATEERDE WERKBLADEN:

• JFET Versterkers Werkblad

Wat Is een Common-Gate JFET Versterker?

De common-gate (CG) configuratie is een van de drie klassieke JFET-topologieën (common-source, common-drain, common-gate). In de CG-trap is de gate de gemeenschappelijke terminal, de source is de invoer, en de drain is de uitgang. Deze rangschikking biedt lage invoerimpedantie, hoge uitgangsimpedantie, en een negatieve spanningsversterking die 10–20× kan bereiken voor typische discrete JFETs.

Hoe Het Werkt

Een spanningverandering aan de source moduleert de gate-naar-source spanning (V_GS). De JFET's drainstroom, I_D, volgt de vergelijking I_D = I_DS (1 – V_GS/V_P)². Omdat de drain op een hoger potentiaal is dan de source, is de uitgangsspanning aan de drain het product van I_D en de drainweerstand (R_D), wat een negatieve spanningsversterking van ongeveer –R_D/(R_S + r_o) oplevert.

Typisch Biasschema

De gate wordt vaak via een hoge-waarde weerstand of een biasnetwerk aan de grond verbonden om V_GS ≈ 0 V te handhaven. Een sourceweerstand (R_S) vestigt het biaspunt en biedt negatieve terugkoppeling, wat de lineariteit verbetert. Een kleine DC-bias (bijv. 0,2 V) kan aan de gate via een spanningdeler worden toegepast als een licht negatieve V_GS gewenst is voor hogere versterking.

Voordelen en Toepassingsgebieden

• Lage invoerimpedantie (<1 kΩ), ideaal voor het aansturen van hoge-impedantie RF front-ends.
• Hoge uitgangsimpedantie, nuttig voor spanning-naar-stroom conversie.
• Uitstekende frequentierespons – common-gate trappen kunnen 100 MHz overschrijden met juiste layout.
• Uitstekende ruisprestaties wanneer de sourceweerstand gekozen wordt om de invoerbronimpedantie te matchen.

Voorbeeldontwerp

Componenten: 2N5457 JFET, V_D = 12 V, R_D = 10 kΩ, R_S = 1 kΩ.

Biaspunt: V_GS ≈ –0,2 V, I_D ≈ 2 mA. Spanningsversterking ≈ –10. Bandbreedte > 10 MHz met een 10 pF last.

Ontwerptips

1. Selecteer een JFET met een geschikte pinch-off spanning (V_P) en transconductantie (g_m) voor de doelfrequentie.
2. Minimaliseer parasitaire capaciteiten door een kort-leiding layout en low-capacitance PCB materiaal te gebruiken.
3. Gebruik een passende heatsink of thermische pad als u werkt dicht bij de maximum drainstroom van de JFET.
4. Verifieer de lineariteit door het derde-orde interceptpunt (IP3) in een two-tone test te controleren.

Verder Bronnen

Voor een hands-on ontwerpoefening, download de JFET Versterkers Werkblad en werk de biasberekeningen, versterkingsvoorspelling en simulatie door.