Een Asynchrone Vier-Bit Up-Teller Ontwerpen met J-K Flip-Flops

Eerder bestudeerden we een enkele J-K flip-flop geconfigureerd om achterwaarts te tellen in een twee-bit binaire reeks (11 → 10 → 01 → 00). Om een teller te bouwen die voorwaarts telt, moeten we het voorwaartse telpatroon analyseren en bepalen hoe meerdere flip-flops te interconnectoren.

Binaire tellers berusten op een factor-twee frequentiedeling. J-K flip-flops ingesteld in toggle-modus zijn ideaal voor deze taak. Door verschillende dergelijke flip-flops te kaskaderen, kunnen we een vier-bit binaire uitgang genereren. De kernuitdaging is het bedraden van de klokinvoeren zodat elke flip-flop precies toggelt wanneer het voorafgaande bit verandert van 1 naar 0.

Hieronder is de binaire reeks voor een vier-bit up-teller. Let op dat een bit alleen toggelt wanneer het minder significante bit toggelt van hoog naar laag.

Kleine pijlen wijzen op de momenten dat een bit flippert, wat de overgang van het voorafgaande bit van 1 naar 0 aangeeft.

Met vier J-K flip-flops ingesteld om altijd te toggelen, kunnen we elke klokinvoer verbinden met de Q-uitgang van de voorgaande flip-flop. Met negatieve-edge triggering (bel-symbolen), klokt de dalende flank van het vorige Q-signaal de volgende flip-flop op het juiste moment.

Vier-Bit "Up" Teller

De resulterende golfformen, gedreven door een periodieke oscillator, tonen het verwachte up-telgedrag. De eerste flip-flop (Q₀) toggelt op elke stijgende flank van de klok, terwijl de duty cycle van de klok niet precies 50% hoeft te zijn – het circuit blijft betrouwbaar met elke puls-vorm.

Let op dat het gebruik van één J-K flip-flop per uitgangsbit de noodzaak voor een symmetrisch kloksignaal elimineert, wat vereist is wanneer de klok zelf als uitgang gebruikt wordt.

Een tweede benadering, met positieve-edge getriggerde flip-flops, is om elke flip-flop te klokken met de Q'-uitgang van de voorgaande trap. Omdat Q' altijd het complement is van Q, genereert een 1→0 overgang op Q een 0→1 overgang op Q', wat de benodigde positieve flank levert.

Alternatieve Vier-Bit "Up" Teller

Door de Q'-uitgangen als een tweede set bits te behandelen, kan de teller simultaan een up-telreeks op Q en een down-telreeks op Q' produceren.

Simultane Up en Down Teller

Al deze gekaskadeerde flip-flop ontwerpen lijden onder het ripple-effect. Propagatievertragingen accumuleren naarmate elke flip-flop toggelt, zodat de meest significante bit (MSB) achterloopt op de minst significante bit (LSB). Tijdens een overgang zoals 0111 → 1000, ripple de uitgangen door 0110, 0100, 0000 voordat ze vestigen op 1000, wat transeernde valse tellen genereert.

Nadeel van Asynchroon Tellercircuit: Propagatievertraging

Het ripple manifesteert zich als een korte kaskade van toestandswijzigingen, wat problematisch kan zijn in tijdskritische toepassingen zoals multiplexers of geheugenadresdecodering.

Strobe Signaal Tellercircuit

Om ripple te mitigeren, gebruiken veel schakelingen een strobe of enable-signaal. De enable is aan de klok gekoppeld zodat het downstream-apparaat alleen reageert wanneer de telleruitgangen stabiel zijn. Voor een actief-lage enable, is het apparaat uitgeschakeld tijdens het hoge deel van de klokpuls, wat coincideert met de toggle-activiteit.

Het garanderen dat de klok's hoge periode de maximale ripple-vertraging overschrijdt, zorgt ervoor dat de enable pas activeert nadat de teller volledig gevestigd is.

Nadeel van Asynchroon Tellercircuit: Beperkte Snelheid

Omdat propagatievertragingen optellen, kan een asynchrone teller niet sneller lopen dan de langzaamste trap plus alle voorgaande vertragingen. Dit beperkt de maximale werkfrequentie en maakt synchrone tellers voorkeur voor hoog-snelheid ontwerpen.

Deze beperkingen motiveren de ontwikkeling van synchrone (niet-ripple) tellerarchieën, die vervolgens verkend zullen worden.

HERZIENING

• Een up-teller kan gebouwd worden door de klokinvoeren van positieve-edge getriggerde J-K flip-flops te verbinden met de Q'-uitgangen van de voorgaande trap, of door negatieve-edge getriggerde flip-flops met Q-uitgangen te gebruiken. In beide gevallen worden J en K invoeren hoog gehouden.
• Alle gekaskadeerde flip-flop tellers vertonen een ripple-effect, wat transeernde valse tellen produceert; dergelijke tellers heten asynchroon of ripple-tellers.
• Strobing activeert downstream-schakelingen alleen wanneer telleruitgangen stabiel zijn, wat fouten door ripple voorkomt.

GERELATEERDE WERKBLADEN

• Ripple Counter Werkblad