Successive Approximation ADC

Een methode om de tekortkomingen van de digitale ramp-ADC aan te pakken, is de zogenaamde successieve benadering ADC. De enige verandering in dit ontwerp is een heel speciaal tellercircuit dat bekend staat als een opeenvolgend-benaderingsregister .

In plaats van in binaire volgorde op te tellen, telt dit register door alle waarden van bits te proberen, beginnend met het meest significante bit en eindigend bij het minst significante bit. Tijdens het telproces bewaakt het register de uitvoer van de comparator om te zien of de binaire telling kleiner of groter is dan de analoge signaalinvoer, en past de bitwaarden dienovereenkomstig aan.

De manier waarop het register telt is identiek aan de "trial-and-fit"-methode van decimaal-naar-binair conversie, waarbij verschillende bitwaarden worden geprobeerd van MSB tot LSB om een ​​binair getal te krijgen dat gelijk is aan het oorspronkelijke decimale getal. Het voordeel van deze telstrategie is dat de resultaten veel sneller zijn:de DAC-uitgang convergeert naar de analoge signaalingang in veel grotere stappen dan bij de 0-tot-volledige telreeks van een gewone teller.

Zonder de interne werking van het successive-benaderingsregister (SAR) te tonen, ziet het circuit er als volgt uit:

Opgemerkt moet worden dat de SAR over het algemeen in staat is om het binaire getal in serieel uit te voeren (één bit per keer) formaat, waardoor de noodzaak voor een schuifregister wordt geëlimineerd. Uitgezet in de tijd ziet de werking van een ADC met opeenvolgende benaderingen er als volgt uit:

Merk op hoe de updates voor deze ADC met regelmatige tussenpozen plaatsvinden, in tegenstelling tot het digitale ramp-ADC-circuit.

GERELATEERD WERKBLAD:

• ADC-werkblad voor opeenvolgende benaderingen